栅极驱动电路和显示面板的制作方法

本发明实施例涉及显示的，尤其涉及一种栅极驱动电路和显示面板。

背景技术：

1、显示面板中设置有栅极驱动电路为像素单元提供栅极驱动信号，控制显示面板中的像素单元逐行驱动。现有技术中，栅极驱动电路输出的栅极驱动信号存在波形异常，导致像素驱动电路工作异常，进而使得显示面板的显示效果比较差。

技术实现思路

1、本发明提供一种栅极驱动电路和显示面板，以提高栅极驱动电路输出的栅极驱动信号的可靠性，进而提高了显示面板的显示效果。

2、第一方面，本发明实施例提供了一种栅极驱动电路，包括输入模块、第一控制模块、第二控制模块、第三控制模块和输出模块；

3、所述输入模块与所述输出模块的第一控制端和所述第一控制模块的第一端连接，所述输入模块用于根据输入信号和第一时钟信号控制所述输出模块的第一控制端和所述第一控制模块的第一端的电位；

4、所述第一控制模块的第二端与所述第二控制模块的第一输出端连接，所述第一控制模块的输出端与所述输出模块的第一控制端连接，所述第二控制模块的第二输出端与所述输出模块的第二控制端连接；所述第一控制模块用于根据所述第一控制模块的第一端和所述第一控制模块的第二端的电位、第一电源信号和第二时钟信号控制所述第一控制模块的第三端电位和所述输出模块的第一控制端电位；所述第二控制模块用于根据所述第一时钟信号和第二电源信号控制所述第一控制模块的第二端电位，还用于根据所述第二时钟信号控制所述输出模块的第二控制端的电位；

5、所述第三控制模块的控制端与所述第一控制模块的第三端连接，所述第三控制模块的输出端与所述输出模块的第二控制端连接，所述第三控制模块用于至少根据所述第一控制模块第三端的电位和所述第一电源信号控制所述输出模块的第二控制端电位；

6、所述输出模块用于根据所述第一控制端的电位、所述第二控制端的电位、第三时钟信号和所述第二电源信号输出栅极驱动信号。

7、可选地，所述第三控制模块包括第一晶体管；所述第一晶体管的栅极作为所述第三控制模块的第一控制端，与所述第一控制模块的第三端连接，所述第一晶体管的第一极作为所述第三控制模块的输入端，与第一电源信号输入端连接，所述第一晶体管的第二极作为所述第三控制模块的输出端，与所述输出模块的第二控制端连接。

8、可选地，所述第一控制模块包括节点电位控制单元、耦合控制单元和耦合单元；

9、所述节点电位控制单元的第一控制端和第二控制端与所述输入模块的输出端连接，并作为所述第一控制模块的第一端，所述节点电位控制单元的输入端与第一时钟信号输入端连接；或者，所述节点电位控制单元的第一控制端与所述输入模块的输出端连接，并作为所述第一控制模块的第一端，所述节点电位控制单元的第二控制端与第二时钟信号输入端连接，所述节点电位控制单元的输入端与第一电源信号输入端连接；

10、所述节点电位控制单元的输出端和所述第二控制模块的第一输出端与所述耦合控制单元的控制端连接，并作为所述第一控制模块的第二端，所述耦合控制单元的第一输入端与所述第一电源信号输入端连接，所述耦合控制单元的第二输入端与所述第二时钟信号输入端连接，所述耦合控制单元的输出端与所述耦合单元的第一端连接，并作为所述第一控制模块的第三端，所述耦合单元的第二端与所述输出模块的第一控制端和所述输入模块的输出端连接，并作为所述第一控制模块的输出端；所述节点电位控制单元用于控制所述耦合控制单元的控制端电位，所述耦合控制单元用于根据其控制端电位、所述第一电源信号输入端提供的第一电源信号和所述第二时钟信号输入端提供的第二时钟信号控制所述耦合单元的第一端电位，所述耦合单元用于根据两端的电位变化控制所述输出模块的第一控制端电位。

11、可选地，所述耦合控制单元包括第二晶体管和第三晶体管，所述耦合单元包括第一电容；

12、所述第二晶体管的栅极作为所述耦合控制单元的控制端，与所述节点电位控制单元的输出端和所述第二控制模块的第一输出端连接，所述第二晶体管的第一极作为所述耦合控制单元的第一输入端，与所述第一电源信号输入端连接，所述第二晶体管的第二极与所述第三晶体管的第二极连接作为所述耦合控制单元的输出端，与所述第一电容的第一极和所述第一晶体管的栅极连接，所述第三晶体管的第一极作为所述耦合控制单元的第二输入端，与所述第二时钟信号输入端连接，所述第一电容的第一极作为所述耦合单元的第一端，所述第一电容的第二极作为所述耦合单元的第二端，所述第三晶体管的栅极和所述第一电容的第二极与所述输出模块的第一控制端和所述输入模块的输出端连接。

13、可选地，所述第三控制模块还包括第四晶体管；所述第四晶体管的栅极与所述输入模块的输出端连接，所述第四晶体管连接于所述第一晶体管和所述第一电源信号输入端之间。

14、可选地，所述第三控制模块还包括第五晶体管；所述第五晶体管的栅极与第二电源信号输入端连接，所述第五晶体管连接于所述第一晶体管和所述输出模块的第二控制端之间，或者，所述第五晶体管连接于第四晶体管和所述输出模块的第二控制端之间。

15、可选地，所述节点电位控制单元包括第六晶体管和第七晶体管；

16、所述第六晶体管的栅极和所述第七晶体管的栅极分别作为所述节点电位控制单元的第一控制端和第二控制端，均与所述输入模块的输出端连接，所述第六晶体管的第一极作为所述节点电位控制单元的输入端，与所述第一时钟信号输入端连接，所述第六晶体管的第二极与所述第七晶体管的第一极连接，所述第七晶体管的第二极作为所述节点电位控制单元的输出端，与所述第二控制模块的第一输出端与所述耦合控制单元的控制端连接；或者，

17、所述第六晶体管的栅极作为所述节点电位控制单元的第一控制端，与所述输入模块的输出端连接，所述第七晶体管的栅极作为所述节点电位控制单元的第二控制端，与所述第二时钟信号输入端连接，所述第六晶体管的第一极作为所述节点电位控制单元的输入端，与所述第一电源信号输入端连接，所述第六晶体管的第二极与所述第七晶体管的第一极连接，所述第七晶体管的第二极作为所述节点电位控制单元的输出端，与所述第二控制模块的第一输出端与所述耦合控制单元的控制端连接。

18、可选地，所述输入模块包括第八晶体管；所述第八晶体管的栅极与第一时钟信号输入端连接，所述第八晶体管的第一极与输入信号输入端连接，所述第八晶体管的第二极与所述输出模块的第一控制端和所述第一控制模块的第一端连接；

19、优选地，所述第二控制模块包括第九晶体管、第十晶体管、第十一晶体管和第二电容；所述第九晶体管的栅极与所述第一时钟信号输入端连接，所述第九晶体管的第一极与第二电源信号输入端连接，所述第九晶体管的第二极作为所述第二控制模块的第一输出端，与所述第十晶体管的栅极和所述第二电容的第一极连接，所述第十晶体管的第一极与第二时钟信号输入端连接，所述第十晶体管的第二极与所述第二电容的第二极和所述第十一晶体管的第一极连接，所述第十一晶体管的栅极与所述第二时钟信号输入端连接，所述第十一晶体管的第二极作为所述第二控制模块的第二输出端，与所述输出模块的第二控制端连接；

20、优选地，所述输出模块包括第十二晶体管、第十三晶体管和第三电容；所述第十二晶体管的栅极作为所述输出模块的第一控制端，与所述输入模块的输出端和所述第一控制模块的输出端连接，所述第十二晶体管的第一极与第二电源信号输入端连接，所述第十二晶体管的第二极与所述第十三晶体管的第二极连接，并作为所述输出模块的输出端；所述第十三晶体管的栅极作为所述输出模块的第二控制端，和所述第三电容的第一极与所述第二控制模块的第二输出端和所述第三控制模块的输出端连接，所述第十三晶体管的第一极和所述第三电容的第二极与第三时钟信号输入端连接。

21、可选地，栅极驱动电路还包括第十四晶体管；所述第十四晶体管的栅极与所述第二电源信号输入端连接，所述第十四晶体管连接于所述第九晶体管的第二极和所述第十晶体管的栅极之间；

22、优选地，所述栅极驱动电路还包括第十五晶体管；所述第十五晶体管的栅极与所述第二电源信号输入端连接，所述第十五晶体管连接于所述第二控制模块的第二输出端和所述输出模块的第二控制端之间；

23、优选地，所述第十五晶体管连接于所述第二控制模块的第二输出端和所述第三控制模块的输出端之间；或者，所述第十五晶体管连接于所述第三控制模块的输出端和所述输出模块的第二控制端之间；

24、优选地，所述栅极驱动电路还包括第十六晶体管；述第十六晶体管的栅极与所述第二电源信号输入端连接，所述第十六晶体管连接于所述输入模块的输出端和所述输出模块的第一控制端之间。

25、第二方面，本发明实施例还提供了一种显示面板，包括像素驱动电路和第一方面所述的栅极驱动电路；所述栅极驱动电路与所述像素驱动电路连接，所述栅极驱动电路用于为所述像素驱动电路提供栅极驱动信号。

26、本发明实施例的技术方案，通过设置第三控制模块的控制端与第一控制模块的第三端连接，第三控制模块的输出端与输出模块的第二控制端连接，在栅极驱动电路工作的过程中，第三控制模块根据第一控制模块的第三端的电位和第一电源信号控制输出模块的第二控制端的电位时，可以使得输出模块的第二控制端的电位根据第一电源信号变化，第一电源信号为固定电位的信号，从而可以使得输出模块的第二控制端的电位直接变为第一电源信号，避免输出模块异常导通输出第三时钟信号，提高了栅极驱动电路输出的栅极驱动信号的可靠性，当栅极驱动信号用于驱动像素驱动电路时，可以提高像素驱动电路正常工作的可靠性，进而可以提高显示面板的显示效果。