像素电路及其驱动方法和一种显示装置的制造方法
【技术领域】
[0001] 本申请涉及显示器件领域，具体涉及一种像素电路及其驱动方法和一种显示装 置。
【背景技术】
[0002] 有机发光二极管（Organic Light-Emitting Diode，OLED)显示因具有高亮度、高 发光效率、宽视角和低功耗等优点，近年来被人们广泛研宄，并迅速应用到新一代的显示当 中。OLED显示的驱动方式可以为无源矩阵驱动（Passive Matrix 0LED，PM0LED)和有源矩 阵驱动（Active Matrix OLED，AM0LED)两种。无源矩阵驱动虽然成本低廉，但是存在交叉 串扰现象不能实现高分辨率的显示，且无源矩阵驱动电流大，降低了 OLED的使用寿命。相 比之下，有源矩阵驱动方式在每个像素上设置数目不同的晶体管作为电流源，避免了交叉 串扰，所需的驱动电流较小，功耗较低，使OLED的寿命增加，可以实现高分辨的显示，同时， 有源矩阵驱动更容易满足大面积和高灰度级显示的需要。
[0003] 传统AMOLED的像素电路是简单的两薄膜场效应晶体管（Thin Film Transistor， TFT)结构，如图1所示，这种电路虽然结构简单，但是不能补偿驱动晶体管Tl和OLED阈值 电压漂移或因 TFT器件采用多晶材料制成而导致面板各处TFT器件的阈值电压不均匀性。 当驱动晶体管Tl阈值电压、OLED阈值电压发生漂移或在面板上各处的值不一致时，驱动电 流1：?就会改变，并且面板上不同的像素因偏置电压的不同漂移情况也不一样，这样就会造 成面板显示的不均匀性。
[0004] 因此，就目前来说，为了解决TFT器件的Vth不均匀或者漂移带来的问题，不管 AMOLED的像素电路采用的工艺是多晶硅（poly-Si)技术、非晶硅（a-Si)技术还是氧化物半 导体技术，其在构成像素电路时都需要提供V th补偿机制。目前提出的在像素点内进行补偿 的方法主要分为电流型和电压型两种。电流型像素电路的补偿精度比较高，但是需要一个 比较长的建立时间，特别是在小电流并且数据线上具有很大的寄生电容的情况下。这一点 严重地限制了电流型像素电路在大面积、高分辨率显示器中的应用。电压型像素电路补偿 精度没有电流型像素电路的高，且电路结构或/和驱动信号一般相对复杂，但驱动速度快。 如何更好地感应驱动晶体管Tl阈值电压的不均与性或者漂移并对其进行补偿，以减少阈 值电压所造成的显示不均匀成为亟待解决的问题。
【发明内容】
[0005] 本申请提供一种像素电路及其驱动方法和一种显示装置，以补偿驱动晶体管的阈 值电压的不均匀性或者阈值电压漂移。
[0006] 根据本申请的第一方面，一种实施例中提供一种像素电路，用于布置在按第一方 向排列的用于提供扫描信号的扫描线和按第二方向排列的用于提供数据信号的数据线之 间，包括：驱动晶体管、发光元件、存储电容、第二晶体管、第三晶体管、第四晶体管、第五晶 体管和第六晶体管，其中，
[0007] 驱动晶体管的控制极耦合至第二晶体管的控制极，驱动晶体管的第二极耦合至发 光元件的第二端；驱动晶体管的第一极用于耦合至第一电平端，发光元件的第一端用于耦 合至第二电平端；存储电容的第一端耦合至驱动晶体管的控制极，存储电容的第二端耦合 至驱动晶体管的第一极；第二晶体管的第一极耦合至第三晶体管的第二极，第二晶体管的 第二极耦合至第六晶体管的第一极；第三晶体管的第一极耦合至驱动晶体管的第二极，第 三晶体管的控制极用于耦合至扫描线；第四晶体管的控制极用于耦合至扫描线，第四晶体 管的第一极用于耦合至数据线，第四晶体管的第二极耦合至第六晶体管的第一极；第五晶 体管的第一极耦合至第二晶体管的第一极，第五晶体管的第二极耦合至第二晶体管的控制 极，第五晶体管的控制极用于耦合至扫描线；第六晶体管的控制极用于耦合至扫描线，第六 晶体管的第二极耦合至驱动晶体管的第一极。
[0008] 根据第二方面，一种实施例中提供一种显示装置，包括：
[0009] 像素电路矩阵，所述像素电路矩阵包括排列成η行m列矩阵的上述像素电路，所述 η和m为大于0的整数；栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的 各行扫描线向像素电路提供扫描控制信号；数据驱动电路，用于产生代表灰度信息的数据 电压信号，并通过沿第二方向形成的各数据线向像素电路提供数据信号；控制器，用于向栅 极驱动电路和数据驱动电路提供控制时序。
[0010] 根据第三方面，一种实施例中提供一种像素电路驱动方法，像素电路的每一驱动 周期包括初始化阶段、编程阶段和发光阶段，驱动方法包括：
[0011] 在初始化阶段，第三晶体管和第五晶体管导通，初始化第二晶体管各电极电位；在 编程阶段，第四晶体管导通，第四晶体管传输数据信号；第二晶体管根据其阈值电压和数据 信号的电位调整其控制极电位并存储于存储电容，第二晶体管控制极电位包括数据信号和 第二晶体管的阈值电压信息，第二晶体管的阈值电压能够表征驱动晶体管的阈值电压；在 发光阶段，驱动晶体管根据存储电容两端的压差驱动产生驱动电流，并驱动发光元件发光。
[0012] 依据上述实施例的像素电路，由于第二晶体管的控制极耦合至驱动晶体管的控制 极，二者所处像素电路中的位置临近，第二晶体管能够镜像驱动晶体管的阈值电压，又由于 二者各端所受应力情况相同，所以第二晶体管能够镜像驱动阈值电压的漂移情况。存储电 容可以存储该阈值电压，从而能够补偿驱动晶体管的阈值电压，继而可以缓解因驱动晶体 管阈值电压不均匀或者阈值电压漂移而造成的显示装置显示不均匀的问题。
【附图说明】
[0013] 图1为现有技术中像素电路结构示意图；
[0014] 图2为本申请实施例一公开的一种像素电路结构图；
[0015] 图3为本申请实施例一像素电路的一种工作时序图；
[0016] 图4为本申请实施例二公开的一种像素电路结构图；
[0017] 图5为本申请实施例二像素电路的一种工作时序图；
[0018] 图6为本申请实施例三公开的一种像素电路结构图；
[0019] 图7为本申请实施例三像素电路的一种工作时序图；
[0020] 图8为一种实施例中提供的一种显示装置结构框图。
【具体实施方式】
[0021] 下面通过【具体实施方式】结合附图对本发明作进一步详细说明。
[0022] 首先对一些术语进行说明：本申请中的晶体管可以是任何结构的晶体管，比如双 极型晶体管（BJT)或者场效应晶体管（FET)。当晶体管为双极型晶体管时，其控制极是指双 极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为 双极型晶体管的发射极或集电极，在实际应用过程中，"发射极"和"集电极"可以依据信号 流向而互换；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以 为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，在实际 应用过程中，"源极"和"漏极"可以依据信号流向而互换。显示器中的晶体管通常为一种场 效应晶体管：薄膜晶体管（TFT)。下面以晶体管为场效应晶体管为例对本申请做详细的说 明，在其它实施例中晶体管也可以是双极型晶体管。
[0023] 发光元件为有机发光二极管（Organic Light-Emitting Diode，OLED)，在其它实 施例中，也可以是其它发光元件。发光元件的第一端可以是阴极或阳极，相应地，则发光元 件的第二端为阳极或阴极。本领域技术人员应当理解：电流应从发光元件的阳极流向阴极， 因此，基于电流的流向，可以确定发光元件的阳极和阴极。
[0024] 交叠是指两路信号至少在某一相同时刻都处于有效电平状态，因此，不交叠为两 路信号没有共同处于有效电平状态的时刻。
[0025] 有效电平可以是高电平，也可以是低电平，在本实施例中，在不作特别说明的情况 下，有效电平为高电平。
[0026] 第一电平端和第二电平端是为像素电路工作所提供的电源两端。在一种实施例 中，第一电平端可以为高电平端V DD，第二电平端为低电平端Vss或地线，在其它实施例中，也 可以作适应性地置换。需要说明的是：对于像素电路而言，第一电平端（例如高电平端V dd) 和第二电平端（例如低电平端Vss)并非本申请像素电路的一部分，为了使本领域技术人员 更好地理解本申请的技术方案，而特别引入第一电平端和第二电平端予以描述。
[0027] 需要说明的是，为了描述方便，也为了使本领域技术人员更清楚地理解本申请的 技术方案，本申请文件中引入第一节点A、第二节点B和第三节点C对电路结构相关部分进 行标识，不能认定为电路中额外引入的端子。
[0028] 实施例一：
[0029] 请参考图2,为本实施例公开的一种像素电路结构图，该像素电路用于布置在按第 一方向排列的用于提供扫描信号的扫描线和按第二方向排列的用于提供数据信号的数据 线之间，在本实施例中，第一电平端为低电平端V ss或地线，第二电平端为高电平端V DD，该像 素电路包括：驱动晶体管T1、发光元件0LED、存储电容Cs、第二晶体管T2、第三晶体管T3、 第四晶体管T4、第五晶体管T5和第六晶体管T6,其中，
[0030] 驱动晶体管Tl的控制极耦合至第二晶体管T2的控制极，如图2所示，耦合节点为 第一节点A ;驱动晶体管Tl的第二极耦合至发光元件OLED的第二端；发光元件OLED的第 一端用于耦合至高电平端VDD，驱动晶体管Tl的第一极用于耦合至低电平端V ss。在本实施 例中，发光元件OLED的第一端为阳极，第二端为阴极。
[0031] 存储电容Cs的第一端耦合至驱动晶体管Tl的控制极，存储电容Cs的第二端耦合 至驱动晶体管Tl的第一极。
[0032] 第二晶体管T2的第一极耦合至第三晶体管T3的第二极，如图2所示，耦合节点为 第三节点C ;第二晶体管Τ2的第二极耦合至第六晶体管Τ6的第一极，如图2所示，耦合节 点为第二节点Β。
[0033] 第三晶体管Τ3的第一极耦合至驱动晶体管Tl的第二极，第三晶体管Τ3的控制极 用于耦合至扫描线。
[0034] 第四晶体管T4的控制极用于耦合至扫描线，第四晶体管T4的第