基于动态部分可重构fpga的计算机系列课程实验平台装置的制造方法

基于动态部分可重构fpga的计算机系列课程实验平台装置的制造方法
【技术领域】
:
[0001]本发明涉及基于动态部分可重构FPGA的计算机系列课程实验平台装置，属于计算机教学实验的技术领域。
【背景技术】
:
[0002]“数字逻辑电路”、“计算机组成原理”及“计算机系统结构”等课程是计算机专业的核心课程，计算机系列课程实验平台可以使学生更容易理解复杂的计算机组成结构和运行原理，提高学生的自主学习和创新能力。目前，计算机组成原理与计算机系统结构等课程的实验平台一般包括采用通用集成电路实现的功能固定的纯硬件结构和采用单片机加FPGA/CPLD或多片FPGA/CPLD实现的静态可编程结构等类型，上述实验平台存在着功能灵活性差、实验设计不方便、硬件结构复杂、体积大、可靠性低、系统升级困难等缺点。本发明采用了基于动态部分可重构FPGA的计算机系列课程实验平台装置，对于改进实验方法、提高硬件平台功能的灵活性和稳定性、减小平台体积、降低连线复杂程度以及系统的升级等具有重要的意义。

【发明内容】

:
[0003]针对现有计算机组成原理、计算机系统结构等课程实验平台的不足，本发明提供了一种基于动态部分可重构FPGA的计算机系列课程实验平台装置。本发明的动态部分可重构FPGA可以在系统工作运行中动态地改变其中的部分功能，而保证其余部分功能不受影响；能够根据不同的实验要求动态的实现FPGA中控制区和实验区的硬件资源配置；动态部分可重构FPGA通过通信接口模块与本地PC (上位机)、远程PC (上位机)及服务器实现通信。
[0004]本发明的技术方案如下:
[0005]基于动态部分可重构FPGA的计算机系列课程实验平台装置包括硬件电路系统和PC ;所述硬件电路系统，包括动态部分可重构FPGA模块、时钟模块、输入模块、显示模块和电源模块；时钟模块、输入模块、显不模块和PC分别与动态部分可重构FPGA模块连接；所述输入模块为FPGA提供输入信号；所述显示模块用于显示实验平台的运行结果；所述电源模块为硬件平台装置提供所需电源；时钟模块为FPGA提供外部时钟。
[0006]根据本发明优选的，所述硬件电路系统，还包括通信接口模块；所述PC通过通信接口模块与动态部分可重构FPGA模块连接；所述PC是本地PC或远程PC。本地PC和远程PC分别用于实现实验平台的本地实验和远程实验。
[0007]根据本发明进一步优选的，所述基于动态部分可重构FPGA的计算机系列课程实验平台装置还包括服务器，所述动态部分可重构FPGA模块通过串口和JTAG方式与本地PC连接；所述服务器通过网络分别与远程PC和动态部分可重构FPGA模块连接。服务器负责给远程PC提供可用的实验平台IP地址、管理和监测实验平台IP的变化。
[0008]据本发明优选的，所述输入模块与动态部分可重构FPGA的I/O直接连接，显示模块通过缓冲器与动态部分可重构FPGA的I/O连接。
[0009]根据本发明优选的，所述的动态部分可重构FPGA模块包括控制模块、存储器模块和实验区模块。控制模块负责与本地PC(上位机)、远程PC(上位机)及服务器的通信和对存储器模块与实验区模块的控制；存储器模块用于存储来自上位机的CPU指令、微指令；实验区模块供实验者自主完成相关课程的实验设计与验证等。利用本发明所述实验装置进行实验时，实验者可以根据不同实验的实验需要对所述控制模块、存储器模块和实验区模块的实验资源动态地进行配置，以提高FPGA使用的灵活性和高效性。
[0010]根据本发明优选的，所述动态部分可重构FPGA采用Xilinx的Virtex_5系列的FPGAo Virtex-5系列的FPGA功能强大，性价比高，支持最新的动态部分可重构的设计方法。
[0011]动态部分可重构FPGA可以实现FPGA硬件资源的动态分配，利用本发明所述实验装置进行实验时，实验者可以根据不同实验的实验需要对所述控制模块、存储器模块和实验区模块的实验资源动态地进行配置。
[0012]根据本发明优选的，所述时钟模块由晶振电路实现，输入模块由多个按键开关实现，显示模块由多个LED灯和多个数码管实现。
[0013]所述动态部分可重构FPGA模块采用基于EAPR流程的设计方法。基于EAPR流程的设计方法使的系统的设计模块化，减少了各个模块的相互干扰，提高了系统的稳定性，简化了动态部分可重构设计的过程。
[0014]本发明的优势在于:
[0015]1、本发明所述基于动态部分可重构FPGA的计算机系列课程实验平台装置通过将传统设计方法中的存储器模块、单片机模块集成到了一块动态部分可重构的FPGA中，使得实验平台的硬件电路占用空间减少、连线复杂度降低，提高了硬件电路的可靠性和稳定性。
[0016]2、本发明所述基于动态部分可重构FPGA的计算机系列课程实验平台装置，可以通过在动态部分可重构FPGA中设计增加相应功能的模块，很容易的实现对实验平台的升级和改进。同时降低了实验平台的开发成本。
[0017]3、本发明所述动态部分可重构FPGA模块可以根据不同实验的实验需要，动态的分配实验区模块的区域，实现了 FPGA硬件资源的动态分配，提高了设计的灵活性和资源利用率。
[0018]4、本发明所述动态部分可重构FPGA模块的设计完全采用硬件设计的方法实现，设计复杂度低，系统运行速度快。
[0019]5、本发明所述计算机系列课程实验平台装置的硬件电路，结构简单，实用性强，有利于培养学生对新技术的应用能力。
【附图说明】
:
[0020]图1是传统的计算机系列课程实验平台的硬件电路系统结构图；
[0021]图2是本发明所述基于动态部分可重构FPGA的计算机系列课程实验平台装置的结构图；
[0022]图3是本发明所述动态部分可重构FPGA内部模块划分图；
[0023]图4是基于EAPR流程进行动态部分可重构FPGA的设计方法流程图。【具体实施方式】:
[0024]下面结合实施例和说明书附图对本发明做详细的说明，但不限于此。
[0025]实施例1、
[0026]基于动态部分可重构FPGA的计算机系列课程实验平台装置包括硬件电路系统和PC ;所述硬件电路系统，包括动态部分可重构FPGA模块、时钟模块、输入模块、显示模块、通信接口模块电源模块和服务器；所述服务器分别与远程PC和动态部分可重构FPGA模块连接；时钟模块与动态部分可重构FPGA模块连接；所述本地PC通过通信接口模块与动态部分可重构FPGA模块连接；所述PC是本地PC ;所述动态部分可重构FPGA模块通过串口和JTAG方式与本地PC连接。所述输入模块为FPGA提供输入信号；所述显示模块用于显示实验平台的运行结果；所述电源模块为硬件平台装置提供所需电源；时钟模块为FPGA提供外部时钟。
[0027]所述输入模块与动态部分可重构FPGA的I/O直接连接，显示模块通过缓冲器与动态部分可重构FPGA的I/O连接。
[0028]所述的动态部分可重构FPGA模块包括控制模块、存储器模块和实验区模块。控制模块负责与本地PC (上位机)、远程PC (上位机)及服务器的通信和对存储器模块与实验区模块的控制；存储器模块用于存储来自上位机的CPU指令、微指令；实验区模块供实验者自主完成相关课程的实验设计与验证等。利用本发明所述实验装置进行实验时，实验者可以根据不同实验的实验需要对所述控制模块、存储器模块和实验区模块的实验资源动态地进行配置，以提高FPGA使用的灵活性和高效性。
[0029]动态部分可重构FPGA可以实现FPGA硬件资源的动态分配，利用本发明所述实验装置进行实验时，实验者可以根据不同实验的实验需要对所述控制模块、存储器模块和实验区模块的实验资源动态地进行配置。
[0030]实施例2、
[0031]如实施例1所述基于动态部分可重构FPGA的计算机系列课程实验平台装置，其区别在于:所述PC是远程PC ;所述服务器通过网络分别与远程PC和动态部分可重构FPGA模块连接。
[0032]实施例3、
[0033]如实施例1或2所述基于动态部分可重构FPGA的计算机系列课程实验平台装置，其区别在于:所述动态部分可重构FPGA采用Xilinx的Virtex-5系列的FPGA。Virtex-5系列的FPGA功能强大，性价比高，支持最新的动态部分可重构的设计方法。
【主权项】
1.基于动态部分可重构FPGA的计算机系列课程实验平台装置包括硬件电路系统和PC ;所述硬件电路系统，包括动态部分可重构FPGA模块、时钟模块、输入模块、显示模块和电源模块；时钟模块、输入模块、显不模块和PC分别与动态部分可重构FPGA模块连接。
2.如权利要求1所述的基于动态部分可重构FPGA的计算机系列课程实验平台装置，其特征在于:所述硬件电路系统还包括通信接口模块；所述PC通过通信接口模块与动态部分可重构FPGA模块连接；所述PC是本地PC或远程PC。
3.如权利要求2所述的基于动态部分可重构FPGA的计算机系列课程实验平台装置，其特征在于:所述基于动态部分可重构FPGA的计算机系列课程实验平台装置还包括服务器；所述动态部分可重构FPGA模块通过串口和JTAG方式与本地PC连接；所述服务器通过网络分别与远程PC和动态部分可重构FPGA模块连接。
4.如权利要求1所述的基于动态部分可重构FPGA的计算机系列课程实验平台装置，其特征在于:所述输入模块与动态部分可重构FPGA的I/O直接连接，显示模块通过缓冲器与动态部分可重构FPGA的I/O连接。
5.如权利要求1所述的基于动态部分可重构FPGA的计算机系列课程实验平台装置，其特征在于:所述动态部分可重构FPGA采用Xilinx的Virtex_5系列的FPGA。
6.如权利要求1所述的基于动态部分可重构FPGA的计算机系列课程实验平台装置，其特征在于:所述时钟模块由晶振电路实现，输入模块由多个按键开关实现，显示模块由多个LED灯和多个数码管实现。
7.如权利要求1所述的基于动态部分可重构FPGA的计算机系列课程实验平台装置，其特征在于:所述的动态部分可重构FPGA模块包括控制模块、存储器模块和实验区模块。
【专利摘要】本发明涉及基于动态部分可重构FPGA的计算机系列课程实验平台装置，其包括硬件电路系统和PC。硬件电路系统包括动态部分可重构FPGA模块、时钟模块、输入模块、显示模块、通信接口模块和电源模块；动态部分可重构FPGA包括控制模块、存储器模块和实验区模块；时钟模块、输入模块直接与FPGA的I/O连接；显示模块通过缓冲器与FPGA的I/O相连。动态部分可重构FPGA可以在系统工作运行中动态地改变其中的部分功能，而保证其余部分功能不受影响。本发明能有效的降低计算机组成原理与系统结构实验平台硬件电路的连线复杂性，节约占用空间，提高系统的稳定性，有利于实验平台的改进和升级。
【IPC分类】G09B23-18
【公开号】CN104732849
【申请号】CN201510160308
【发明人】王祖强, 杨恒, 由芸, 徐辉, 刘荣兴
【申请人】山东大学
【公开日】2015年6月24日
【申请日】2015年4月7日