存储电容Cl两端电压相同，即:Vgs= Vref-[(Vdata-Vth) + a (VMf_Vdata)];因此，在发光阶段，发光器件的驱动电流为:
[0038]1led= 0.5 μ nC0X (ff/L) (Vgs-Vth) ~2
[0039]=0.5 μ nC0X (ff/L) IVref- [ (Vdata-Vth) + a (Vref_Vdata) ] -VtJ ~2
[0040]=0.5 μ nC0X (ff/L) [ (1- a ) (Vref-Vdata) ] ~2
[0041]其中，μη为载流子迀移率，C ?为驱动晶体管栅氧化层电容，W/L为驱动晶体管导电沟道的宽长比。可以看出，驱动电流的大小与阈值电压Vth和高电平信号V ^均无关，从而有效地对阈值电压和电源内阻压降进行补偿，进而提高了显示画面的均匀性。
[0042]作为本发明的第一种【具体实施方式】，如图2所示，复位子模块31包括第一晶体管Tl、复位控制端RESET和参考电压端SUS，第一晶体管Tl的栅极与复位控制端RESET相连，第一晶体管Tl的第一极与参考电压端SUS相连，第一晶体管Tl的第二极与驱动晶体管DTFT的第二极相连。
[0043]在复位阶段，复位控制端RESET的提供开启信号，第一晶体管Tl导通，参考电压端RESET的参考电压信号通过第一晶体管Tl输入至驱动晶体管DTFT的第二极(D节点)。
[0044]以驱动晶体管DTFT为P型晶体管为例，在复位阶段，选通模块20导通，数据电压信号Vdata输入至驱动晶体管DTFT的栅极(Cst节点)，而此时驱动晶体管DTFT的第一极(S节点)的电压保持上一阶段的电压值(即高电平输入端提供的高电平信号Vdd)，使得驱动晶体管DTFT的Vgs〈0，从而使得驱动晶体管DTFT导通，参考电压端SUS向S节点充电，直至驱动晶体管DTFT关断，此时，S节点的电压为Vdata-Vth, Cst节点电压为Vdata,存储电容Cl两端的电压为Vth。
[0045]作为本发明的第二种实施方式，参考电压端SUS与选通模块20的输出端相连，如图3所示，复位子模块31包括第一晶体管Tl和复位控制端RESET，第一晶体管Tl的栅极与复位控制端RESET相连、第一晶体管Tl的第一极与选通模块20的输出端相连、第一晶体管Tl的第二极与驱动晶体管DTFT的第二极相连。
[0046]和第一种实施方式相比，第二种实施方式中的复位子模块31在复位阶段对S节点进行充电时，由数据线向驱动晶体管DTFT的栅极充电，以使Cst节点电压达到Vdata,同时数据线通过第一晶体管Tl向S节点充电。本领域技术人员可以理解的是，两种实施方式相比，如图3的实施方式中，只有当驱动晶体管DTFT为增强型薄膜晶体管时，可以完成对S节点的充电，不能对耗尽型薄膜晶体管的第一极充电。这是由于耗尽型薄膜晶体管的导通条件是:第一极的电压需要大于栅极电压，而数据线同时为栅极和源极充电是无法满足的。如图2的实施方式中既可以用于增强型的薄膜晶体管，也可以用于耗尽型的薄膜晶体管。
[0047]具体地，如图2和图3所示，分压子模块32包括分压电容C2，分压电容C2的第一端形成为分压子模块32的第一端，分压电容C2的第二端形成为分压子模块32的第二端，SP，分压电容C2的第一端与驱动晶体管DTFT的第一极相连，分压电容C2的第二端与高电平输入端VDD相连。
[0048]如图2和图3所示，开关模块40包括第二晶体管T2和发光控制信号端EM，第二晶体管T2的栅极与发光控制信号端EM相连，第二晶体管T2的第一极与高电平输入端VDD相连，第二晶体管T2的第二极与驱动晶体管DTFT的第一极相连。发光阶段，发光控制信号端EM提供开启信号，以使得第二晶体管T2导通，高电平输入端VDD的高电平信号输入至驱动晶体管DTFT的第一极。
[0049]更进一步地，开关模块40还可以与发光器件相连，在发光阶段使得驱动晶体管DTFT的第二极与发光器件10的阳极导通。在复位阶段和补偿阶段，开关模块40包括关断，防止有电流经过发光器件而使得发光器件发光。
[0050]具体地，如图2和图3所示，开关模块40还包括第三晶体管T3，第三晶体管T3的栅极与发光控制信号端EM相连，第三晶体管T3的第一极与驱动晶体管DTFT的第二极相连，第三晶体管T3的第二极与发光器件10相连。
[0051]选通模块20包括第四晶体管T4，第四晶体管T4的栅极与扫描线GATE相连，第四晶体管T4的第一极与数据线DATA相连，第四晶体管T4的第二极与驱动晶体管DTFT的栅极相连。扫描线GATE提供开启信号时，第四晶体管T4导通，将数据线上的信号输出至驱动晶体管DTFT的栅极。
[0052]本发明中第一晶体管至第四晶体管以及驱动晶体管DTFT均为P型晶体管，第一极为源极，第二极为漏极，相应地，上述开启信号为低电平信号，关断信号为高电平信号；当然，各个晶体管也可以均为N型晶体管，或者部分为N型晶体管、部分为P型晶体管，只要相应地调节输入其栅极的电压信号，使得各晶体管在各阶段的导通状态与本发明中一致即可。
[0053]本发明像素电路的驱动过程包括三个阶段:复位阶段、补偿阶段和发光阶段。以第一种实施方式的结构(如图2所示)为例对每个阶段进行介绍:
[0054]在复位阶段(如图4中的11阶段)，扫描线GATE和复位控制端RESET提供低电平信号，发光控制信号端EM和数据线DATA提供高电平信号，此时，第一晶体管Tl和第四晶体管T4导通，第二晶体管T2和第三晶体管T3关断。数据线上的高电平信号Vdata输入至驱动晶体管DTFT的栅极，驱动晶体管DTFT导通，参考电压端SUS通过第一晶体管Tl和驱动晶体管DTFT向S节点充电，直至S节点的电压为达到Vdata-Vth。
[0055]其中，为了保证驱动晶体管DTFT的导通，高电平输入端的高电平信号Vdd应满足:vdd>vdata,max-vth;参考电压端的参考电压信号V sus应满足:vsus〈vdata,min-vth ;其中，Vdata,max为写入不同灰度信号时对应的多个数据电压信号Vdata中的最大值，V data，min为多个数据电压信号
Vdata
中的最小值。
[0056]在补偿阶段(如图4中的t2阶段)，扫描线GATE和数据线DATA提供低电平信号，发光控制信号端EM和复位控制端RESET提供高电平信号，其中数据线上的低电平信号以Vief表示。在该阶段中，第一晶体管Tl和第四晶体管T4导通，第二晶体管T2和第三晶体管T3关断。Cst节点电压由VdatJ^变为Vref，S节点处于悬空状态(Floating)，该节点处的电压受到Cst节点电压的影响。Cst节点处的电压在复位阶段至补偿阶段之间的变化量Δ Vest反馈至S节点，由于分压电容C2的分压作用，S节点电压在复位阶段和补偿阶段的变化量厶入为[Cl/(C1+C2)] (V Mf-Vdata)，因此S节点在补偿阶段的电压为:(Vdata-Vth)+ [Cl/(C1+C2) ] (Vref-Vdata)。可以看出，在补偿阶段，存储电容Cl所存储的电压信息中同时包括Vdiitii和V th的电压is息。
[0057]为了保证驱动晶体管DTFT的正常开启，同时减小通过发光模块的电流，以保证黑态效果，数据线的低电平信号VMf可以等于或略大于复位阶段中所提供的数据电压信号的取小值 Vdata，min。
[0058]在发光阶段(如图4中的t3阶段)，发光控制信号端EM和数据线DATA提供低电平信号，复位控制端RESET和扫描线GATE提供高电平信号，此时，第一晶体管Tl和第四晶体管T4关断，第二晶体管T2和第三晶体管T3开启，高电平信号端VDD通过第二晶体管T2向驱动晶体管DTFT的第一极S节点充电，使得S节点的电压由(Vdata-Vth) +[Cl/(CI+C2)](Vref-Vdata)升高至Vdd，由于第一电容Cl的自举作用，使得驱动晶体管DTFT的栅源电压保持与补偿阶段中存储电容Cl两端电压相同，即:
[0059]Vgs= Vref-{(Vdata-Vth) + [Cl/(Cl+C2)] (Vref-Vdata)I ;
[0060]因此，通过发光器件的电流为:
[0061]1led = 0.5 μ nC0X (ff/L) (Vgs-Vth) ~2
[0062]= 0.5μ nC0X (ff/L) {[1-C1/ (C1+C2) ] (Vref-Vdata)} ~2
[0063]= 0.5 μ nC0X (ff/L) {[ (C2) / (C1+C2) ] (Vref-Vdata)} ~2
[0064]其中，μη为载流子迀移率，C ?为驱动晶体管栅氧化层电容，W/L为驱动晶体管导电沟道的宽长比，可以看出，经过发光器件的电流与Vdd和Vth均无关，从而有效地补偿了阈值均匀性和电源内阻压降，提高了显示亮度的均匀性。
[0065]作为本发明的另一方面，提供一种像素电