数据线上的发光数据电压VData通过导通的第四晶体管T4传输至第三节点C，于是，第 三节点C的电位由V Mf变为V Data，在第一电容C1和第二电容C2的耦合作用下，第二节点B 的电位变为
【主权项】
1. 一种像素电路，其特征在于，包括： 用于串联在第一电平端（VDD)和第二电平端（VSS)之间的驱动晶体管（Tl)和发光元 件（OLED)，以及第二晶体管（T2)、第三晶体管（T3)、第四晶体管（T4)、第一电容（Cl)和第 二电容（C2); 驱动晶体管（Tl)的第一极连接至第三晶体管（T3)的第二极形成第一节点（A);驱动 晶体管（Tl)的第二极连接至发光元件（OLED)的第一端；驱动晶体管（Tl)的控制极连接至 第一电容（Cl)的一端形成第二节点（B);第一电容（Cl)的另一端连接至第四晶体管（T4) 的第二极形成第三节点（C); 第三晶体管（T3)的控制极用于输入发光控制信号（Vem);第三晶体管（T3)的第一极和 发光元件（OLED)的第二端用于分别连接至第一电平端（VDD)和第二电平端（VSS); 第二晶体管（T2)的第一极连接至第一节点（A)，第二晶体管（T2)的第二极连接至第二 节点（B)，第二晶体管（T2)的控制极用于输入第一控制信号（Vai); 第四晶体管（T4)的第一极用于连接至数据线（Data)，用于输入数据信号或者还用于 参考电平（〇;第四晶体管（T4)的控制极用于输入扫描信号（VscJ; 第二电容（C2)连接至驱动晶体管（Tl)的控制极和发光元件（OLED)的第二端之间。
2. 如权利要求1所述的像素电路，其特征在于，所述数据信号包括：暗数据电压和发光 数据电压（Vllata);所述暗数据电压为能够使得发光元件（OLED)不发光的电压，所述发光数 据电压（Vllata)为驱动发光元件（OLED)发光的电压； 在第一阶段，第四晶体管（T4)响应扫描信号（VscJ的有效电平导通向第三节点（C)传 输暗数据电压； 在第二阶段，第二晶体管（T2)响应第一控制信号（Vai)的有效电平连通第一节点（A) 和第二节点（B);第三晶体管（T3)响应发光控制信号（Vem)的有效电平导通向第一节点（A) 和第二节点（B)传输第一电平端（VDD)或第二电平端（VSS)的电位，初始化第一节点（A) 和第二节点（B);第三节点（C)接收参考电平（V,ef)以初始化第三节点（C)电位；各点电位 完成初始化之后，发光控制信号（Vem)将第三晶体管（T3)控制在截止状态，第一节点（A)和 第二节点（B)根据驱动晶体管（Tl)和发光元件（OLED)的阈值电压通过导通的驱动晶体管 (Tl)调整电位，并存储在第一电容（Cl)中； 在第三阶段，第二晶体管（T2)由第一控制信号（VJ控制在截止状态；第三晶体管 (T3)响应发光控制信号（Vem)的有效电平导通，第四晶体管（T4)响应扫描信号（Vscan)的有 效电平导通向第三节点（C)传输发光数据电压（Vllata);发光数据电压（Vllata)通过电容耦合 至第二节点（B)，驱动晶体管（Tl)响应第二节点（B)的电位导通驱动发光元件（OLED)发 光。
3. 如权利要求2所述的像素电路，其特征在于， 所述参考电平（Vref)由数据线（Data)提供，在第二阶段，第四晶体管（T4)响应扫描信 号（Vscan)的有效电平导通向第三节点（C)传输参考电平（〇以初始化第三节点（C)电位。
4. 如权利要求2所述的像素电路，其特征在于，驱动晶体管（Tl)和发光元件（OLED)， 以及第二晶体管（T2)、第三晶体管（T3)和第四晶体管（T4)为N型晶体管；各晶体管导通 的有效电平为高电平； 所述暗数据电压为低电平； 第三晶体管（T3)的第一极用于连接至第一电平端（VDD)，发光元件（OLED)的第二端用 于连接至第二电平端（VSS)。
5. 如权利要求4所述的像素电路，其特征在于，还包括：第五晶体管（T5); 第五晶体管（T5)的第一极用于输入参考电平（〇,第五晶体管（T5)的第二极连接至 第三节点（C)，第五晶体管（T5)的控制极用于输入第一控制信号（Vcm); 在第二阶段，第五晶体管（T5)响应第一控制信号（Vai)的有效电平导通向第三节点（C) 传输参考电平（〇以初始化第三节点（C)电位。
6. 如权利要求2所述的像素电路，其特征在于，驱动晶体管（Tl)和发光元件（OLED)， 以及第二晶体管（T2)、第三晶体管（T3)和第四晶体管（T4)为P型晶体管；各晶体管导通 的有效电平为低电平； 所述暗数据电压为高电平； 第三晶体管（T3)的第一极用于连接至第二电平端（VSS)，发光元件（OLED)的第二端用 于连接至第一电平端（VDD)。
7. 如权利要求6所述的像素电路，其特征在于，还包括：第五晶体管（T5); 第五晶体管（T5)的第一极用于输入参考电平（〇,第五晶体管（T5)的第二极连接至 第三节点（C)，第五晶体管（T5)的控制极用于输入第一控制信号（Vcm); 在第二阶段，第五晶体管（T5)响应第一控制信号（Vai)的有效电平导通向第三节点（C) 传输参考电平（〇以初始化第三节点（C)电位。
8. -种显示装置，其特征在于，包括： 像素电路矩阵，所述像素电路矩阵包括排列成n行m列矩阵的如权利要求2-7任意一 项所述的像素电路，所述n和m为大于0的整数； 栅极驱动电路，用于产生扫描脉冲信号，并通过沿第一方向形成的各行扫描线向像素 电路提供所需的扫描信号； 数据驱动电路，用于产生代表灰度信息的数据电压信号，并通过沿第二方向形成的各 数据线向像素电路提供数据信号； 第一控制线（CM)，用于向像素电路矩阵中各像素电路同时提供第一控制信号（Vai); 发光控制线（EM)，用于向像素电路矩阵中各像素电路同时提供发光控制信号（Vem); 控制器，用于向栅极驱动电路、数据驱动电路以及第一控制线（CM)和发光控制线（EM) 提供控制时序。
9. 如权利要求8所述的显示装置，其特征在于，所述显示装置的一个驱动周期包括：暗 数据写入阶段、初始化和阈值补偿阶段、发光阶段； 在暗数据写入阶段，各行扫描线按行依次向各像素电路提供扫描信号（VscJ的有效电 平，各像素电路按行依次接收暗数据电压； 在初始化和阈值补偿阶段，第一控制线（CM)和发光控制线（EM)同时向各像素电路提 供第一控制信号（Vai)相应的电平和发光控制信号（Vem)相应的电平；各像素电路同时响应 本行扫描线提供的扫描信号（Vs_)有效电平提取各自驱动晶体管（Tl)和发光元件（OLED) 的阈值电压； 在发光阶段，第一控制线（CM)将各相应的晶体管控制在截止状态，发光控制线（EM)同 时向各像素电路提供发光控制信号（Vem)的有效电平，各行扫描线按行依次向各像素电路 提供扫描信号（vs_)的有效电平，各像素电路按行依次接收发光数据电压（VData)，各像素电 路按行依次开始发光。
10. -种像素电路驱动方法，其特征在于，所述像素电路的每一驱动周期包括暗数据写 入阶段、初始化及阈值补偿阶段和发光阶段，所述驱动方法包括： 在暗数据写入阶段，第四晶体管（T4)响应扫描信号（Vs_)的有效电平导通向第三节点 (C)传输暗数据电压，将发光元件（OLED)控制在不发光状态； 在初始化和阈值补偿阶段，第三节点（C)接收参考电平（〇以初始化第三节点（C)电 位；第二节点⑶根据驱动晶体管（Tl)和发光元件（OLED)的阈值电压调整电位并通过第 一电容（Cl)存储该电位； 在发光阶段，第四晶体管（T4)响应扫描信号（VscJ的有效电平导通向第三节点（C)传 输发光数据电压（Vllata)，并通过电容耦合至第二节点（B);第三晶体管（T3)响应发光控制 信号（Vem)的有效电平导通，驱动晶体管（Tl)响应第二节点⑶的电位导通驱动发光元件 (OLED)发光。
【专利摘要】提供一种像素电路，包括：用于串联在第一电平端和第二电平端之间的驱动晶体管和发光元件，以及第二晶体管、第三晶体管、第四晶体管、第一电容和第二电容，在驱动晶体管的控制极和发光元件的第二端之间连接第二电容，通过第一电容存储阈值电压，从而实现了对驱动晶体管和发光元件的阈值电压补偿，继而补偿了像素电路显示的不均匀性。依据上述像素电路还提供了一种显示装置，其中，第一控制线以及发光控制线均为全局线。还公开了一种像素电路驱动方法。
【IPC分类】H01L27-32, G09G3-32
【公开号】CN104821150
【申请号】CN201510201349
【发明人】张盛东, 孟雪, 冷传利
【申请人】北京大学深圳研究生院
【公开日】2015年8月5日
【申请日】2015年4月24日