像素补偿电路及amoled显示装置的制造方法
【技术领域】
[0001] 本发明设及显示技术领域，具体地，设及一种像素补偿电路及AM0L邸显示装置。
【背景技术】
[0002] 平面显示装置具有机身薄、省电、无福射等众多优点，因而得到了广泛的应用。现 有的平面显示装置主要包括液晶显示装置化iquid Crystal Display, W下称为LCD)及有 机发光二极管(〇：rganic Light血itting Diode，W下称为OL邸）显示装置。
[0003] 化抓显示装置通过自发光实现显示，因而其不需背光源，具有对比度高、厚度小、 视角广、反应速度快、可被制成柔性显示面板、使用溫度范围广、构造及制程较简单等优异 特性，被视为可W取代LCD的下一代显示装置。
[0004] 0L抓按照驱动方式可W分为无源矩阵型0L抓（Passive Matrix 0LED，PM0LED)和 有源矩阵型化抓(Active Matrix 0LED，AM化抓)两大类，即直接寻址和薄膜晶体管（Thin Film Transistor,TFT)矩阵寻址两类。其中，PM0L邸的功耗较高，阻碍了其在大尺寸显示装 置中的应用，所WPM0L邸通常用作小尺寸的显示装置。而AMOLm)因其高发光效能，通常用作 高清晰度的大尺寸显示装置。
[0005] 图1为现有的AMOLED像素电路的电路图。在AMOLED显示装置的显示区域内，像素被 设置成包括多行、多列的矩阵状，每一像素通常采用由两个薄膜晶体管与一个电容 (化pacitor)组成的像素电路进行驱动，即采用2T1C的驱动方式。具体地，第一晶体管T1的 栅极电性连接栅线Scan,源极电性连接数据信号线DATA,漏极与第二晶体管T2的栅极及电 容C的一端电性连接;第二晶体管T2的源极电性连接高电压信号端VDD，漏极电性连接有机 发光二级管D的阳极;有机发光二级管D的阴极电性连接公共接地电极VSS;电容C的一端电 性连接第一晶体管T1的漏极，另一端电性连接第二晶体管T2的源极。显示时，栅线Scan控制 第一晶体管T1打开，数据信号线DATA的数据信号电压经过第一晶体管T1进入到第二晶体管 T2的栅极及电容C，然后第一晶体管T1闭合，由于电容C作用，第二晶体管T2的栅极电压仍可 继续保持数据信号电压，使得第二晶体管T2处于导通状态，高电压信号端VDD与数据信号电 压对应的驱动电流通过第二晶体管T2进入有机发光二级管D，驱动有机发光二级管D发光。
[0006] 上述AM化抓显示装置中，有机发光二极管D根据第二晶体管T2在饱和状态下产生 的电流驱动;而由于TFT制程上的不均匀性，各像素中第二晶体管T2的临界电压不同，W及， 由于第二晶体管T2的阔值电压Vth在有机发光二极管D发光过程中会发生不同程度的漂移， 在采用上述2T1码E动电路进行驱动时，各像素的亮度均一性很差，造成显示不均等不良。
【发明内容】
[0007] 本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素补偿电路 及AM化抓显示装置，其可W避免发光器件在发光过程中的亮度发生变化，提高发光过程中 的亮度均一性。
[0008] 为实现本发明的目的而提供一种像素补偿电路，其包括数据信号写入模块、高电 压信号写入模块、第一基准电压生成模块、第二基准电压写入模块、驱动晶体管、电容和发 光器件;所述数据信号写入模块在发光器件发光前与所述电容的第一端连接;所述高电压 信号写入模块在发光器件发光过程中与所述电容的第一端连接;所述第一基准电压生成模 块在发光器件发光前与所述电容的第二端和驱动晶体管的漏极连接;所述驱动晶体管的栅 极与所述电容的第二端连接，漏极与发光器件的阳极连接;源极在发光器件发光前与第二 基准电压写入模块连接，在发光器件发光过程中与所述高电压信号写入模块连接;所述发 光器件的阴极与公共接地电极连接。
[0009] 其中，所述第一基准电压生成模块在发光器件发光前还与所述发光器件的阳极连 接。
[0010] 其中，所述像素补偿电路还包括电压清除模块，所述电压清除模块连接在驱动晶 体管的漏极和发光器件的阳极之间，其用于向发光器件的阳极输入第Ξ基准电压。
[0011] 其中，所述数据信号写入模块包括数据信号线和第一晶体管;所述第一晶体管的 控制极与栅线连接，源极与数据信号线连接，漏极与所述电容的第一端连接。
[0012] 其中，所述高电压信号写入模块包括高电压信号端和第二晶体管、第Ξ晶体管;所 述第二晶体管的控制极与发光信号端连接，源极与高电压信号端连接，漏极与所述第Ξ晶 体管的源极和驱动晶体管的源极连接;所述第Ξ晶体管的控制极与发光信号端连接，漏极 与所述电容的第一端连接。
[0013] 其中，所述第二基准电压写入模块包括第二基准电压端和第四晶体管;所述第四 晶体管的控制极与栅线连接，源极与第二基准电压端连接，漏极与驱动晶体管的源极连接。
[0014] 其中，所述第一基准电压生成模块包括基准电流端和第五晶体管、第六晶体管;所 述第五晶体管的控制极与栅线连接，源极与基准电流端连接，漏极与第六晶体管的源极、驱 动晶体管的漏极连接;所述第六晶体管的控制极与栅线连接，漏极与所述电容的第二端连 接。
[0015] 其中，所述第一基准电压生成模块包括基准电流端和第五晶体管、第六晶体管;所 述第五晶体管的控制极与栅线连接，源极与基准电流端连接，漏极与第六晶体管的源极、发 光器件的阳极和驱动晶体管的漏极连接;所述第六晶体管的控制极与栅线连接，漏极与所 述电容的第二端连接。
[0016] 其中，所述电压清除模块包括第Ξ基准电压信号端和第屯晶体管、第八晶体管;所 述第屯晶体管的控制极与发光信号端连接，源极与驱动晶体管的漏极连接，漏极与发光器 件的阳极连接;所述第八晶体管的控制极与栅线连接，源极与第Ξ基准电压信号端连接，漏 极与发光器件的阳极连接。
[0017] 作为另一个技术方案，本发明还提供一种AM化抓显示装置，其包括上述像素补偿 电路。
[0018] 本发明具有W下有益效果：
[0019] 本发明提供的像素补偿电路，其通过在发光器件发光前阶段，由第一基准电压生 成模块向电容的第二端W及驱动晶体管的栅极写入电压，且该电压包含驱动晶体管的阔值 电压；由高电压信号写入模块向驱动晶体管的源极写入电压;使发光器件的发光阶段，所生 成的驱动电流与驱动晶体管的阔值电压和高电压信号端的电压无关，运样驱动晶体管的制 程工艺的均匀性，W及其阔值电压在发光过程中的漂移，W及高电压信号端的压降不会对 发光器件的发光亮度造成影响，从而可w避免发光器件在发光过程中的亮度发生变化，提 高发光过程中的亮度均一性。而且，在发光器件的发光阶段，所述电容保持悬置状态，使其 两端的电压差，即驱动晶体管的栅极和源极之间的差值保持不变，从而使所述驱动电流不 会因高电压信号端的变化而变动，从而进一步避免发光器件在发光过程中的亮度发生变 化，提高发光过程中的亮度均一性。
[0020] 本发明提供的AM化ED显示装置，采用本发明提供的上述像素补偿电路，可W避免 每个像素内的发光器件在一帖画面中的发光亮度发生变化，W及，避免各像素内的驱动晶 体管的制程工艺造成各像素内发光器件发光亮度的不均匀，从而提高显示效果和显示均匀 性。
【附图说明】
[0021] 附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具 体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
[0022] 图1为现有的AM0L邸像素电路的电路图；
[0023] 图2为本发明第一实施方式中像素补偿电路的电路图；
[0024] 图3为图2所示像素补偿电路中各信号的时序图；
[0025] 图4为tl阶段的等效电路图；
[0