一种显示装置及其驱动方法
【技术领域】
[0001]本发明涉及显示技术领域，特别是涉及一种显示装置，及该显示装置的驱动方法。
【背景技术】
[0002]随着显示技术的发展，显示装置的分辨率越来越高，数据线越来越多，造成显示面板台阶处线路过多，影响台阶处窄边框话。因此，现有技术中，提出了一种采用多路选择单元(Demultiplexer，DEMUX)，使用一条数据通道，时分多路输入数据信号。
[0003]请参考图1和图2，图1为一种现有技术中的多路选择单元，图2为图1中多路选择单元的时序图。以选择路数为6的多路选择器来说明现有技术中存在的问题。请参考图1，该现有技术中的多路选择单元包括:一个输入端，该输入端用来输入数据线信号DATA;六个PM0S晶体管;六个输出端，分别向不同的数据线输出驱动信号。六个PM0S晶体管的栅极连接到六个不同的时序控制端，分别用来输入不同的六个始终信号，以控制六个PM0S晶体管依次开启。六个PM0S晶体管的源极均连接到输入端，漏极连接到不同的数据线，晶体管开启时，将数据线信号DATA输出到对应的数据线。如图1所示，六个晶体管的栅极分别连接到CKH1、CKH2、CKH3、CKH4、CKH5和CKH6，六个晶体管的的漏极分别连接到Rl、Gl、B1、R2、B2和G2六条数据线。
[0004]请参考图2，在tl时刻，CKH1变为低电平脉冲信号，连接到CKH1的晶体管打开，其他晶体管关闭，DEMUX电路向R1输出数据线信号DATA;在t2时刻，CKH2变为低电平脉冲信号，连接到CKH2的晶体管打开，其他晶体管关闭，DEMUX电路向G1输出数据线信号DATA;在t3时刻，CKH3变为低电平脉冲信号，连接到CKH3的晶体管打开，其他晶体管关闭，DEMUX电路向B1输出数据线信号DATA;在t4时刻，CKH4变为低电平脉冲信号，连接到CKH4的晶体管打开，其他晶体管关闭，DEMUX电路向R2输出数据线信号DATA;在t5时刻，CKH5变为低电平脉冲信号，连接到CKH5的晶体管打开，其他晶体管关闭，DEMUX电路向G2输出数据线信号DATA;在t6时刻，CKH6变为低电平脉冲信号，连接到CKH6的晶体管打开，其他晶体管关闭，DEMUX电路向B2输出数据线信号DATA。可见，通过DEMUX电路，可以将一路数据线信号DATA输入到六路数据线中，通过分时控制，实现不同数据线对应像素的驱动。
[0005]然而在现有技术中，由于不同的晶体管打开顺序不同，因此不同的数据线输入的信号时间也不同，在数据线停止输入信号后，由于数据线上寄生电容的作用，仍旧会对像素进行充电，导致不同时刻打开的两天数据线充电时间不同。并且两个晶体管打开的时间间隔越大，相应的数据线充电时间差异也越大，显示相同图像时显示效果会产生差异，导致显示不良。并且，随着DEMUX的选择路数增多，显示不良越明显。
【发明内容】
[0006]有鉴于此，本发明实施例提供一种显示装置，包括:
[0007]多个像素电路；
[0008]耦接至所述多个像素电路的多条数据线；
[0009]驱动芯片，用于提供第一数据信号以及第二数据信号;所述第一数据信号为时变信号，其最低电位为第一电位;所述第二数据信号为恒压信号，其电位为第二电位;所述第二电位低于所述第一电位；
[0010]第一多路选择单元，包括一个第一输入端和多个第一输出端，所述第一输入端与所述驱动芯片连接，每个所述第一输出端与一条所述数据线连接，以将所述第一数据信号转换为多个第一次级数据信号传输给所述多条数据线，所述第一次级数据信号为时变信号，其最低电位为第一电位；
[0011]第二多路选择单元，包括一个第二输入端与多个第二输出端，所述第二输入端与所述驱动芯片连接，每个所述第二输出端与一条所述数据线连接，以将所述第二数据信号转换为多个第二次级数据信号传输给所述多条数据线，所述第二次级数据信号为恒压信号，其电位为第二电位；
[0012]其中，在所述像素电路的数据写入阶段，与所述像素电路耦接的数据线接收来自所述第一多路选择单元的第一次级数据信号；在所述像素电路的截止阶段，与所述像素电路耦接的数据线接收来自所述第二多路选择单元的第二次级数据信号，其中，所述像素电路的截止阶段处于所述像素电路的数据写入阶段之后。
[0013]本发明实施例还提供一种上述显示装置的驱动方法，包括:
[0014]像素电路数据写入阶段，在所述像素电路数据写入阶段，与所述像素电路耦接的数据线接收来自所述第一多路选择单元的第一次级数据信号;所述第一次级数据信号为时变信号，其最低电位为第一电位；
[0015]像素电路截止阶段，在所述像素电路截止阶段，与所述像素电路耦接的数据线接收来自所述第二多路选择单元的第二次级数据信号;所述第二次级数据信号为恒压信号，其电位为第二电位，其中所述第二电位低于所述第一电位；
[0016]其中，所述像素电路的截止阶段处于所述像素电路的数据写入阶段之后。
[0017]与现有技术相比，本发明至少具有如下突出的优点之一:本发明实施例提供的显示装置及驱动方法，具有第一多路选择单元和第二多路选择单元，数据线在数据写入阶段和截止阶段分别接受来自不容多路选择单元输出的数据信号，使得每个像素电路的实际数据写入时间以及补偿时间仅仅为第一多路选择单元相应晶体管打开的时间，因此，在均一画面下，各个像素电路被写入相同数据，画面显示均匀，不会形成显示不均(Mura)。
【附图说明】
[0018]图1为一种现有技术中的多路选择单元；
[0019]图2为图1中多路选择单元的时序图；
[0020]图3是本发明实施例提供的一种显示装置俯视结构示意图；
[0021]图4为图3中像素电路的一种结构示意图；
[0022]图5为图3中多路选择单元的结构示意图；
[0023]图6为图3中多路选择单元运行时序图；
[0024]图7为图4中像素电路在数据写入阶段的简化示意图。
【具体实施方式】
[0025]为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
[0026]需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的【具体实施方式】的限制。
[0027]请参考图3，图3是本发明实施例提供的一种显示装置俯视结构示意图。本实施例提供的显示装置中，包括基板10，在基板10的一侧表面上，设置有沿第一方向延伸的多条扫描线11和沿第二方向延伸的多条数据线12，其中，第一方向为图示的水平方向，第二方向为图示的垂直方向，即，第一方向和第二方向实质上垂直。相邻的两条扫描线11和相邻的两条数据线12交叉围成一个像素单元，所有的扫描线和所有的数据线交叉围成呈矩阵排列的多个像素单元，并且在每个像素单元中设置有像素电路13，并且多条数据线12被耦接至各个像素电路13，以为各个像素电路提供数据信号。本实施例中图示中，示意性地示出了6*7个像素单元，以及六条数据线D1、D2、D3、D4、D5和D6，图3所示的像素电路也仅仅是示意性说明，在实际实施中，不应以本实施例所示的结构作为对本发明的限定。
[0028]具体的，请参考图4，图4为图3中像素电路的一种结构示意图。本实施例提供的像素电路为有机发光像素电路，其中包括一个发光二极管LED，多个第三晶体管和至少一个电容C1，并且该多个第三晶体管为PM0S晶体管。进一步的，本实施例提供的显示装置的像素电路包括一个发光二极管1^)，一个电容(:1和六个第三晶体管了31、了32、了33、了34、了35和了36。以连接到第η条扫描线和第m条数据线的像素电路为例进行说明，其中η为大于1的正整数。第一个第三晶体管Τ31的栅极连接第η-1条扫描线，接收第η-1条扫描线的扫描信号Scan(n-
1)，第一极连接参考电压线，接受参考电压Vref，第二极连接第一节点N;第二个第三晶体管T32的栅极连接第η条扫描线，接受第η条扫描线的扫描信号Scan(n)，第一极连接第一节点N，第二极连接第三个第三晶体管T33的第二极;第三个第三晶体管T33的栅极连接第一节点N，第一极连接第四个第三晶体管T34的第二极;第四个第三晶体管T34的第一极连接第η条发光信号数据线，接受发光信号Emit(n)，第一极连接第一电压线，接受第一电压PVDD;第五个第三晶体管T34的栅极连接第四个第三晶体管T34的栅极，第一极连接第二电压线，接收第二电压PVEE，第二极连接至第二个第三晶体管T32的第二极;第六个第三晶体管T36的栅极连接第二个第三晶体管T32的栅极，第一极连接数据线Dm，以接收数据信号，第二极连接至第三个第三晶体管T33的第一极。其中，第一电压PVDD、第二电压PVEE以及参考电压Vref都是恒定电压，并且第一电压PVDD比第二电压PVEE