，产生一压差V’=Vref2-Data，这一压差V’经过第一电容C1和第二电容C2的共同作用耦合到第一节点N1，使得第一节点N1的电压(即驱动晶体管M0的栅极电压)为Pvdd-Vth+(Pvdd-Data)*[Cl/(Cl+C2)]，进而推出此阶段的驱动电流1led = K*(Vsg-Vth)2 = K*{Pvdd-Pvdd+Vth-(Pvdd-Data)*[Cl/(Cl+C2)]-Vth}2 = K*(Data-Pvdd)*[Cl/(Cl+C2)]2，其中，K为常数，Vsg为驱动晶体管M0的源极电压(Pvdd)和其栅极电压{Pvdd-Vth+(Pvdd-Data)*[Cl/(Cl+C2)]}之差。
[0071]由上述内容可知，驱动晶体管M0产生的驱动电流1。1(3(1，即驱动发光元件D的驱动电流，其值与驱动晶体管M0的阈值电压无关，通过该驱动电流1。1(3(1驱动发光元件D，使得显示装置的发光均匀，且提高了显示装置的显示效果。
[0072]进一步的，在初始化阶段T1，第一晶体管Ml可以由第一驱动信号S1驱使导通(或者由第一驱动信号驱使关断)；另外，参考图5所示，在所述发光阶段T3的所述第一驱动信号S1驱使所述第一晶体管Ml导通前，所述发光阶段T3还包括:
[0073]所述第一驱动信号S1驱使所述第一晶体管Ml关断预设时间段后，所述第一驱动信号S1驱使所述第一晶体管Ml导通；
[0074]其中，其余晶体管在发光阶段T3的状态与上述实施例相同，即，所述第二驱动信号S2驱使所述第二晶体管M2关断，所述第三驱动信号S3驱使所述第三晶体管M3关断，所述第四驱动信号S4驱使所述第四晶体管M4导通，且所述第五驱动信号S5驱使所述第五晶体管M5关断。
[0075]结合图5所示驱动时序图，在发光阶段T3中，第一晶体管Ml先保持关断后导通的方案，能够使得第一节点N1在第一晶体管Ml保持关断的状态下稳定的写入数据电压Data，保证数据电压Data写入准确，而后第一晶体管Ml导通后实现发光元件D的发光。
[0076]在初始化阶段T1，第一晶体管Ml的状态可以为导通状态，还可以为关断状态。结合图6所示，为本申请实施例提供的又一种像素电路的结构示意图，本申请实施例提供的像素电路中，第一晶体管Ml在初始化阶段T1由第一驱动信号S1驱使其关断，所述第一驱动信号S1和第四驱动信号S4相同，且所述第一驱动信号S1和第四驱动信号S4由同一驱动信号端输出，即，第一晶体管Ml的栅极和第四晶体管M4的栅极可以电连接，而后接入一驱动信号端，此技术方案减少驱动信号端数量，降低了像素电路的布线难度。其中，在初始化阶段T1驱使第一晶体管Ml关断，避免在初始化阶段T1中发光元件D出现短暂点亮的情况。此外，在图6所示像素电路基础上，将第二晶体管M2的栅极和第五晶体管M5的栅极相连接，参考图7所示，为本申请实施例提供的又一种像素电路的结构示意图，其中，第二晶体管M2的栅极和第五晶体管M5的栅极相连接，进一步减少端口数量，降低像素电路布线难度。
[0077]相应的，本申请实施例还提供了一种显示装置，所述显示装置包括上述任意一实施例提供的的像素电路。
[0078]本申请实施例提供了一种像素电路及显示装置，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容;通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
[0079]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种像素电路，用于驱动发光元件，其特征在于，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容； 所述第一晶体管由第一驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件； 所述第二晶体管由第二驱动信号控制，用于控制所述驱动晶体管的栅极与所述驱动晶体管的漏极之间电连接或绝缘； 所述第三晶体管由第三驱动信号控制，用于将复位电压传输至所述驱动晶体管的栅极，以驱使所述驱动晶体管导通； 所述第四晶体管由第四驱动信号控制，用于将参考电压传输至所述第一电容的第一极板，所述第一电容的第二极板电连接所述驱动晶体管的栅极； 所述第五晶体管由第五驱动信号控制，用于将数据电压传输至所述第一电容的第一极板； 所述驱动晶体管用于确定所述驱动电流的大小，所述驱动晶体管的源极和所述第二电容的第一极板均接入电源电压，所述第二电容的第二极板电连接所述驱动晶体管的栅极。2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的栅极接入所述第一驱动信号，所述第一晶体管的第一电极电连接所述驱动晶体管的漏极，所述第一晶体管的第二电极电连接所述发光元件； 所述第二晶体管的栅极接入所述第二驱动信号，所述第二晶体管的第一电极电连接所述驱动晶体管的漏极，所述第二晶体管的第二电极电连接所述驱动晶体管的栅极； 所述第三晶体管的栅极接入所述第三驱动信号，所述第三晶体管的第一电极接入所述复位电压，所述第三晶体管的第二电极电连接所述驱动晶体管的栅极； 所述第四晶体管的栅极接入所述第四驱动信号，所述第四晶体管的第一电极接入所述参考电压，所述第四晶体管的第二电极电连接所述第一电容的第一极板； 所述第五晶体管的栅极接入所述第五驱动信号，所述第五晶体管的第一电极接入所述数据电压，所述第五晶体管的第二电极电连接所述第一电容的第一极板。3.根据权利要求1所述的像素电路，其特征在于，所述数据电压大于所述参考电压，且所述参考电压不大于所述电源电压。4.根据权利要求3所述的像素电路，其特征在于，所述参考电压和电源电压相同，且所述参考电压和电源电压由同一电压端输出； 或者，所述参考电压小于所述电源电压，且所述参考电压和电源电压由不同电压端输出。5.根据权利要求1所述的像素电路，其特征在于，所述像素电路的驱动方法包括初始化阶段、阈值电压检测阶段和发光阶段三个阶段，其中， 在所述初始化阶段，所述第三驱动信号驱使所述第三晶体管导通，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通； 在所述阈值电压检测阶段，所述第一驱动信号驱使所述第一晶体管关断，所述第二驱动信号驱使所述第二晶体管导通，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管关断，且所述第五驱动信号驱使所述第五晶体管导通； 在所述发光阶段，所述第一驱动信号驱使所述第一晶体管导通，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。6.根据权利要求5所述的像素电路，其特征在于，所述第二驱动信号和第五驱动信号相同，且所述第二驱动信号和第五驱动信号由同一驱动信号端输出。7.根据权利要求5所述的像素电路，其特征在于，所述第一驱动信号和第四驱动信号相同，且所述第一驱动信号和第四驱动信号由同一驱动信号端输出。8.根据权利要求5所述的像素电路，其特征在于，在所述发光阶段的所述第一驱动信号驱使所述第一晶体管导通前，所述发光阶段还包括: 所述第一驱动信号驱使所述第一晶体管关断预设时间段后，所述第一驱动信号驱使所述第一晶体管导通； 其中，所述第二驱动信号驱使所述第二晶体管关断，所述第三驱动信号驱使所述第三晶体管关断，所述第四驱动信号驱使所述第四晶体管导通，且所述第五驱动信号驱使所述第五晶体管关断。9.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和驱动晶体管均为P型晶体管。10.—种显示装置，其特征在于，所述显示装置包括权利要求1?9任意一项所述的像素电路。
【专利摘要】本发明公开了一种像素电路及显示装置，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、驱动晶体管、第一电容和第二电容；通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管不受本身的阈值电压的影响，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
【IPC分类】G09G3/3233
【公开号】CN105489166
【申请号】CN201610077714
【发明人】吴桐, 钱栋
【申请人】上海天马有机发光显示技术有限公司, 天马微电子股份有限公司
【公开日】2016年4月13日
【申请日】2016年2月3日