专利名称：一种共用光罩布局方法及使用其的半导体元件制造方法
技术领域：
本发明是有关于一种布局方法及使用其的半导体元件制造方法，且特别是有关于一种利用量产式共用光罩来缩短制程时间与成本的布局方法及使用其的半导体元件制造方法。
背景技术：
在半导体制程中，光罩(mask)相关制程会占去相当的时间与成本。生产晶片的模具称为光罩。当IC设计公司设计出一款晶片电路图之后，光罩公司制作成光罩，再送至晶圆代工厂进行晶圆代工，封装、测试后，便成为一颗颗的IC晶片。
晶片的制造方式，是在硅晶圆(Wafer)上沉积或生产出一些不同材料的薄膜，一层一层叠上去，这些薄膜的特性处理，就是利用光罩来规划。不同功能的晶片，其复杂度各异，晶片内部电路设计愈精密者，需要的光罩层数愈多，费用也愈高，一般来说，制作一套光罩的费用在数万美元至数百万美元均有。目前一款晶片至少需用到八层光罩，如特殊应用集成电路(ASIC)，而先进制程，如0.18μm制程，0.13μm制程，90nm制程，65nm制程等甚至需用到二、三十层光罩。光罩数愈多，光罩成本也随之暴增，光罩制造及晶片生产过程也愈久。
随着半导体制程的进步，在更小尺寸的制程中，光罩的费用也会随之增加。故而，现在的半导体晶圆厂利用所谓的硅梭(silicon shuttle)方式来减少单一客户对于光罩的成本。
所谓的硅梭乃是一种共用光罩策略。当初步完成晶片设计时，一般都会先导入试产。但是在试产时仍必需负担试产型光罩制程的时间与成本。如果由某一家晶片设计厂商来单独负担试产型光罩的成本的话，则该家晶片设计厂商的负担将会太重。故而，在晶片试产中，试产型光罩的成本可由数家晶片设计厂商来共同负担。
请参阅图1所示，显示出传统制程中所用的试产型共用光罩的布局。为方便描述，在此假设将试产型共用光罩区分成16个区域(seat)。在图1中，符号A～P代表的是A公司～P公司的电路设计在试产型共用光罩中所占的区域。在传统做法，不论A公司～P公司在此次试产中的目的为何，每家公司都只分到一个或者四个区域，视设计大小而定。
当完成试产型共用光罩的布局之后，接着便会进行共用晶圆的制程。当制造出样本之后，A公司～P公司便会针对从A～P区域所制造出的样本进行验证。假设A公司的验证没有问题的话且有意导入量产，则会再次进行一次专用的量产型光罩的布局，接着便会用该专用光罩来进行晶片的量产制造。但是如果没有通过验证的话，则便需再次进行试产型光罩的布局及其后续流程，直到通过验证后才会进行量产。
从上次描述可看出，在传统做法中，虽然利用试产型光罩共用策略可降低晶片设计厂商在试产阶段对试产型光罩的负担成本。但是如果此时有某家晶片设计厂商想要缩短产品上市时间的话，却无法拿通过验证的试产型光罩来进行晶片量产。这是因为在试产型光罩中，一家晶片设计厂商所占的区域通常只有1区，不符合经济效益。于是，该家晶片设计厂商便需要重新制作一套专属的光罩以用于量产。但是重新制作一套专属光罩不但花成本又耗费时间(可能需要一个月或更久的时间)，甚至还会影响到产品上市时间。
因而，需要有一种新的光罩共用制程，其不但能透过试产型光罩共用来降低光罩成本，更可只做些小变动即可利用该试产型光罩来导入量产，缩短产品上市时间。
发明内容
有鉴于此，本发明的观点之一是提供一种在试产型光罩与量产型光罩间的弹性选择，其具有低成本与快速产品上市时间的优点。
本发明的一实施例提供一种共享光罩的光罩布局方法，先将多个电路设计布局于试产型光罩上，其中第一电路设计集中占据试产型光罩的大多数位置(较好是，集中于光罩的中央区域)，而其余的电路设计则分散式占据试产型光罩的较少数位置(比如，占据光罩的边缘区域)。接着，利用试产型光罩进行试产并验证。如果第一电路设计通过验证之后，改变试产型光罩以得到量产型光罩，其中量产型光罩只包括该第一电路设计。如此即可利用量产型光罩进行第一电路设计的量产。
在本发明的另一实施例当中，其余的电路设计只用于验证，并无导入量产。
在本发明的又一实施例当中，遮蔽其余电路设计所占据的试产型光罩的边缘区域，即可得到量产型光罩。如此，不需要额外再设计该第一电路设计的专属量产型光罩。
本发明的另一实施例更提供一种半导体元件制造方法，其利用共用光罩来进行曝光，可节省试产型光罩的成本。在半导体元件制造方法中，先在基底上形成所需的材质层。接着，在材质层上覆盖上光阻层。然后，利用如上述的试产型光罩来进行曝光。之后，进行显影与蚀刻步骤，并至少得到一种试产样本。接着，对某一种可能导入量产的试产样本进行验证。如果通过验证而且打算导入量产的话，利用上述方式来改变该试产型光罩以得到量产型光罩，其中该量产型光罩原则上只包括打算导入量产的电路设计。利用该量产型光罩进行量产。
为让本发明的上述与其他特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1所示为现有习知试产型光罩的布局图。
图2所示为根据本发明一较佳实施例的试产型光罩的布局图。
图3所示为根据本发明一较佳实施例的试产型光罩所得到的试产晶圆分布图。
图4所示为根据本发明一较佳实施例的将试产型光罩变更为量产型光罩的示意图。
图5所示为利用图4所得量产型光罩进行量产的晶圆分布图。
A～P试产型光罩的区域具体实施方式
本发明的实施例能提供一种新的光罩布局方法与半导体元件制造方法，其可在同时兼顾到低光罩成本与快速产品上市时间。
请参阅图2所示为根据本发明一较佳实施例的试产型光罩的布局图。如图2中，符号A～E分别代表A公司～E公司的电路设计在此次试产型光罩中所占的区域。在此假设A公司很有可能经过此次试产后与通过验证便计划导入量产，而B公司～E公司在此阶段中仍只专注于验证并无导入量产的打算。
当然，图2只是用以举例说明，至于光罩要分割成几个区域仍得视实际情况而定。
在此试产型光罩的区域分配原则中，尽可能将欲量产的客户(如A公司)的区域集中在一起，让其分布在中央/主要区域，而且占用较多的区域。至于尚未打算量产的客户(B公司～E公司)的区域则尽量让其分布在角落/边缘/次要地带，而且占用较少的区域。
至于试产型光罩与各区域的尺寸大小则视实际情况而定。比如，试产型光罩大小可能为22000(μm)*26000(μm)，而一个区域的大小可能为5000(μm)*5000(μm)。当然，在此只是举例说明，此例未必跟图2的情况相符，在使用时，试产型光罩与区域的大小也不受限于此。
至于光罩成本的共同负担情况基本上可视各客户所占区域数量来权衡。比如以图2为例，A公司可能得负担12/16(＝3/4)的光罩成本，而B公司～E公司则可能各负担1/16的光罩成本。
当完成试产型光罩的布局之后，便可利用此试产型光罩来进行晶圆的试产。请参阅图3所示为根据本发明一较佳实施例的试产型光罩所得到的试产晶圆分布图。将此试产晶圆进行切割，封装等相关必要制程之后，便可将所得的工程样本送给A公司～E公司进行验证，其中A公司将可得到较多的工程样本。
如果A公司的验证结果成功，则此时A公司便可能打算导入量产阶段。如果是传统做法，A公司便需要重新制作一套专属量产型光罩，这种做法不但提高成本又会耗费时间。
但是在本实施例中，如果A公司在试产后的验证结果是成功的话，A公司并不需要重新制作一套专属量产型光罩。相对地，在本发明较佳实施例中，只需要利用遮蔽技术或其他相似技术便可快速地将试产型光罩变更为量产型光罩。接着，A公司便可利用所得到的专属量产型光罩来导入量产。
请参阅图4所示为根据本发明较佳实施例将试产型光罩变更为量产型光罩的示意图。如上述条件般，由于在此阶段只有A公司打算导入量产，而B公司～E公司只专注在验证而无量产的打算。亦即，B公司～E公司在试产型光罩中所占的区域是可被遮蔽的。
因而，如图4中，将试产型光罩的B～E区域遮蔽住。如此一来，所剩下的区域全都是A公司所需的A区域。亦即，在遮蔽后，图4的光罩布局可视为A公司的专属量产型光罩，而且A公司即可用来进行量产。如果需要的话，在后续制程中的B～E区域仍要持续遮蔽。如图5为利用图4所得量产型光罩进行量产的晶圆分布图。
另外，本发明的另一实施例更提供一种半导体元件制造方法，其利用上述的共用光罩来进行曝光，可节省试产型光罩的成本。在半导体元件制造方法中，先在基底(如空白晶圆)上形成材质层(比如介电层，绝缘层，导电层等)。接着，在该材质层上覆盖光阻层。然后，利用如上述的试产型光罩来进行曝光。之后，进行显影与蚀刻步骤，并至少得到如A公司的试产样本。接着，对A公司的试产样本进行验证。如果A公司的试产样本通过验证而且A公司打算导入量产时，利用上述实施例的方式来改变该试产型光罩以得到量产型光罩，其中该量产型光罩原则上只包括A公司的电路设计。利用该量产型光罩进行A公司的电路设计的量产。
综上所述，在本发明的实施例中，不但可得到如传统技术般的试产型光罩成本共享的好处，如果需要的话，在进行遮蔽等小制程之后还可直接拿试产型光罩来进行量产。如此一来，将可缩短产品上市时间。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术的专业人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视前述的申请专利技术方案所界定的为准。
权利要求
1.一种共用光罩布局方法，其特征在于其包括将复数个电路设计布局于一试产型光罩上，其中一第一电路设计占据该试产型光罩的主要位置，而其余的电路设计则占据该试产型光罩的边缘位置；利用该试产型光罩进行试产并验证；当该第一电路设计通过验证之后，改变该试产型光罩以得到一量产型光罩，其中该量产型光罩只包括该第一电路设计；以及利用该量产型光罩进行该第一电路设计的量产。
2.根据权利要求1所述的共用光罩布局方法，其特征在于其中所述的其余电路设计只用于验证，并无导入量产。
3.根据权利要求1所述的共用光罩布局方法，其特征在于其中改变该试产型光罩以得到该量产型光罩的步骤更包括遮蔽该其余电路设计所占据的该试产型光罩的边缘区域。
4.根据权利要求3所述的共用光罩布局方法，其特征在于其中所述的第一电路设计的该量产型光罩是将该试产型光罩遮蔽而得，并不需要额外再设计该第一电路设计的专属量产型光罩。
5.根据权利要求1所述的共用光罩布局方法，其特征在于其中所述的试产型光罩的该边缘位置乃位于该试产型光罩的一末端部份，以及该试产型光罩的该主要位置则包括除该边缘位置外的剩余位置。
6.根据权利要求1所述的共用光罩布局方法，其特征在于其中当该试产型光罩包括4×4矩阵的区域时，该试产型光罩的该主要位置包括该4×4矩阵之前三排区域，而该试产型光罩的该边缘位置包括该4×4矩阵的最后一排区域。
7.一种半导体元件制造方法，其特征在于其包括在一基底上形成一材质层；在该材质层上覆盖一光阻层；利用一试产型光罩来进行曝光，其中该试产型光罩上布局有复数个电路设计，一第一电路设计占据该试产型光罩的主要位置，而其余的电路设计则占据该试产型光罩的边缘位置；进行显影与蚀刻步骤，并至少得到该第一电路设计的一试产样本；当该第一电路设计的该试产样本通过验证并打算导入量产之后，改变该试产型光罩以得到一量产型光罩，其中该量产型光罩只包括该第一电路设计；以及利用该量产型光罩进行该第一电路设计的量产。
8.根据权利要求7所述的半导体元件制造方法，其特征在于其中所述的其余电路设计只用于验证，并无导入量产。
9.根据权利要求7所述的半导体元件制造方法，其特征在于其中改变该试产型光罩以得到该量产型光罩的步骤更包括遮蔽该其余电路设计所占据的该试产型光罩的边缘区域。
10.根据权利要求9所述的半导体元件制造方法，其特征在于其中所述的第一电路设计的该量产型光罩是将该试产型光罩遮蔽而得，并不需要额外再设计该第一电路设计的专属量产型光罩。
11.根据权利要求7所述的半导体元件制造方法，其特征在于其中所述的试产型光罩的该边缘位置乃位于该试产型光罩的一末端部份，以及该试产型光罩的该主要位置则包括除该边缘位置外的剩余位置。
12.根据权利要求7所述的半导体元件制造方法，其特征在于其中当该试产型光罩包括4×4矩阵的区域时，该试产型光罩的该主要位置包括该4×4矩阵之前三排区域，而该试产型光罩的该边缘位置包括该4×4矩阵的最后一排区域。
全文摘要
本发明提供一种共享光罩布局方法及使用其的半导体元件制造方法。在光罩布局中，将多个电路设计布局于试产型光罩上，其中可能导入量产的主要电路设计集中占据试产型光罩的中央位置，而尚未打算导入量产的其余的电路设计则占据试产型光罩的边缘位置。接着，利用试产型光罩进行试产并验证。如果第一电路设计通过验证之后，遮蔽该些边缘位置即可得到第一电路设计专属的量产型光罩。如此即可利用量产型光罩进行第一电路设计的量产，并不需要额外再设计与制造另一套量产型光罩。
文档编号G03F1/00GK1967382SQ20051011496
公开日2007年5月23日 申请日期2005年11月16日 优先权日2005年11月16日
发明者黄宏达, 林郭琪 申请人:智原科技股份有限公司