隔离环基层、隔离环基层掩膜版及隔离环基层形成方法

专利名称：隔离环基层、隔离环基层掩膜版及隔离环基层形成方法
技术领域：
本发明涉及集成电路制造技术领域，特别涉及一种隔离环基层、隔 离环基层掩膜版及隔离环基层形成方法。
背景技术：
集成电路芯片通常需要一层以上的金属层提供足够的互连能力，所述 金属层间以及金属层与器件有源区之间具有介质层，所述金属层间的互
现，所述通孔贯穿所述介质层。
当前，为满足芯片与外界电路互连的布线设计要求，同时为便于芯片
的完整分割，如图l所示，通常在芯片10四周引入隔离环20。如图2所示， 所述隔离环20包含隔离槽22及填充所述隔离槽22的隔离物24。所述隔离 槽2 2的形成及填充操作与上述通孔的形成及填充操作同步；填充所述隔 离槽22的隔离物24即为填充所述通孔的导电材料。所述隔离槽位于用以 形成芯片的半导体基底上，所述半导体基底包含上述介质层30,所述隔 离槽22贯穿所述介质层30。
所述隔离环内具有分层结构；各隔离环分层与芯片内不同金属层(包 含填充导电材料的通孔)对应。各隔离环分层均可与芯片内各金属层内 图形相连。各隔离环分层内包含的隔离槽的数目可不相同。通常，连接 于半导体基底的所述隔离环分层(即隔离环基层)内包含的隔离槽的数 目为l。所述隔离环的其它分层内包含的隔离槽的数目大于l。各所述隔 离环分层形成于上述介质层内。
然而，实际生产发现，如图3所示，向第二隔离环分层28内包含的所 述隔离槽22填充隔离物24后，所述隔离槽22间易通过隔离物24形成连接 40,作为示例，分层数目为2的所述隔离环结构，所述隔离环基层内包含 的隔离槽的数目为l;第二隔离环分层内包含的隔离槽的数目为3。由于
所述隔离物为导电材料，所述连通易导致与相应隔离槽连通的芯片内金 属层图形间的连通，严重时，引发器件失效。如何减少隔离环内隔离槽 间的连通成为本领域技术人员亟待解决的问题。
2006年2月1日公开的公告号为"CN1728358"的中国专利申请中提供 了一种双金属镶嵌互连的制造方法，通过形成可靠的互连沟槽及通孔的 轮廓，减少互连沟槽及通孔之间的连通。包括在下部互连部件上形成 电介质层；在所述电介质层上形成硬掩模；利用所述硬掩模作为蚀刻掩 模在所述电介质层中形成通孔；通过构图所述硬掩模，形成界定沟槽的 沟槽硬掩模；形成和所述通孔相连接的沟槽，在其中使用所述沟槽硬掩 模作为蚀刻掩模部分蚀刻所述电介质层形成上部互连线；使用湿法蚀刻 清除所述沟槽硬掩模；以及通过使用互连材料填充所述沟槽和通孔，形 成上部互连线。即该方法通过采用硬掩膜作为形成沟槽及通孔的掩膜， 以保证互连沟槽及通孔的轮廓的可靠性，进而减少互连沟槽及通孔之间 的连通。然而，实践中，借用此方法形成隔离环内的隔离槽后，在后续 填充隔离物后，仍易形成隔离环内隔离槽间的连通。

发明内容
本发明提供了 一种隔离环基层，可在包含所述隔离环基层的隔离环 内具有减少的隔离槽间的连通；本发明提供了 一种隔离环基层掩膜版， 包含利用所述掩膜版形成的隔离环基层的隔离环内可具有减少的隔离 槽间的连通；本发明提供了一种隔离环基层形成方法，可形成具有减少 的隔离槽间连通的包含所述隔离环基层的隔离环。
本发明提供的 一种隔离环基层，所述隔离环基层位于半导体基底 上，所述隔离环基层包含隔离槽及填充所述隔离槽的隔离物，所述隔离 环基层内包含至少两个隔离槽，所述隔离槽间隔分布于所述隔离环基层 内。
可选地，各所述隔离槽均匀分布于所述隔离环基层内；可选地，各所述隔离槽非均匀分布于所述隔离环基层内；可选地，各所述隔离槽的
尺寸相同；可选地，各所述隔离槽的尺寸不同。
本发明提供的 一种隔离环基层掩膜版，所述隔离环基层掩膜版包含 至少一个隔离槽图形区，每一所述隔离槽图形区内包含至少两个隔离槽 图形，各所述隔离槽图形间隔分布于所述隔离槽图形区内。
可选地，各所述隔离槽图形均勻分布于所述图形区内；可选地，各 所述隔离槽图形非均匀分布于所述图形区内；可选地，各所述隔离槽图 形二维尺寸相同；可选地，各所述隔离槽图形二维尺寸不同。
本发明提供的一种隔离环基层形成方法，包括
提供半导体基底；
在所述半导体基底上沉积介质层；
利用隔离环基层掩膜版，刻蚀所述介质层，以在所述半导体基底上 形成包含至少两个隔离槽的隔离环区； 形成填充所述隔离槽的隔离物层。
可选地，形成所述隔离环基层的步骤中应用的隔离环基层掩膜版数 目等于l;可选地，形成所述隔离环基层的步骤中应用的隔离环基层掩 膜版包含至少一个隔离槽图形区且每一所述隔离槽图形区内包含至少 两个隔离槽图形；可选地，形成所述隔离环基层的步骤中应用的隔离环 基层掩膜版数目大于1;可选地，每一所述掩膜版具有至少一个图形区， 各所述图形区内包含至少一个隔离槽图形。
与现有技术相比，本发明具有以下优点
本发明提供的一种隔离环基层，通过将原有的包含单一隔离槽的隔 离环基层变更为包含至少两个隔离槽的隔离环基层，可在相同尺寸的隔 离环基层内，增加作为研磨停止层的介质层与隔离物表面间的面积比， 可减少隔离环基层内隔离物表面研磨凹陷的产生，继而减少位于隔离物 表面的后续介质层凹陷的产生，进而向后续隔离环分层中隔离槽内填充
隔离物时，减少在所述凹陷处形成的隔离物的堆积，使减少隔离环内隔
离槽间的连通成为可能；
本发明提供的 一种隔离环基层掩膜版，通过将原有的包含单一 隔离 槽图形的隔离环基层掩膜版变更为包含至少两个隔离槽图形的隔离环基 层掩膜版，可在形成的具有相同尺寸的隔离环基层内，增加作为研磨停 止层的介质层与隔离物表面间的面积比，可减少隔离环基层内隔离物表 面研磨凹陷的产生，继而减少位于隔离物表面的后续介质层凹陷的产生， 进而向后续隔离环分层中隔离槽内填充隔离物时，减少在所述凹陷处形
成的隔离物的堆积，使减少隔离环内隔离槽间的连通成为可能；
本发明提供的 一种隔离环基层形成方法，通过将原有的包含单一 隔离 槽的隔离环区变更为包含至少两个隔离槽的隔离环区，可在后续形成的 具有相同尺寸的隔离环基层内，增加作为研磨停止层的介质层与隔离物 表面间的面积比，可减少隔离环基层内隔离物表面研磨凹陷的产生，继 而减少位于隔离物表面的后续介质层凹陷的产生，进而向后续隔离环分 层中隔离槽内填充隔离物时，减少在所述凹陷处形成的隔离物的堆积， 使减少隔离环内隔离槽间的连通成为可能。


图1为说明现有技术中的隔离环基层结构的俯视示意图； 图2为说明现有技术中的隔离环基层结构的剖视示意图； 图3为说明现有技术中的隔离环内隔离槽间连通缺陷的结构示意
图4为说明本发明实施例的隔离环基层结构的剖视示意图； 图5为说明本发明实施例的隔离环基层掩膜版的结构示意图。
具体实施例方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明
而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本 领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细 描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混 乱。应当认为在任何实际实施例的开发中，必须^L出大量实施细节以实 现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实 施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和
规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列 说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助 说明本发明实施例的目的。
本文件内，术语"尺寸"意指任意区域沿二维或三维方向扩展后获
得的区域；术语"隔离环基层"意指包围位于半导体基底上的任意一个 芯片的隔离环基层；术语"隔离槽图形区"意指隔离环基层掩膜版上的 任意一个图形区。
实际生产发现，向所述隔离环分层内的隔离槽填充隔离物后，所述 隔离槽间易通过隔离物形成连接，严重时，甚至引发器件失效。如何减 少隔离环内隔离槽间的连通成为本领域技术人员亟待解决的问题。
本发明的发明人分析后认为，产生隔离环内隔离槽间连通的原因在 于向隔离环基层内包含的隔离槽中填充隔离物后，在继续后续形成隔 离环分层的搡作之前，需执行所述隔离物的平整化操作，所述平整化操 作中的过度研磨操作易在隔离环基层内的隔离物表面造成研磨凹陷 (dishing )。所述研磨凹陷易造成沉积用以形成隔离环第二分层内的隔 离槽的介质层时，在隔离环基层内隔离物表面区域形成凹陷。所述凹陷
将导致后续形成的隔离槽图形不规则，此外，在后续向隔离槽内填充隔 离物的过程中，所述凹陷处易形成隔离物的堆积，继而产生隔离环内隔 离冲曹间的连通。
本发明的发明人分析后认为，减少所述平整化操作造成的隔离环基 层内隔离物表面区域研磨凹陷的产生成为减少隔离环内隔离槽间连通 的发生的指导方向，且本发明的发明人经历分析与实践后，提供了一种 新的隔离环基层，应用所述隔离环基层，可使减少隔离环内隔离槽间连 通成为可能。
如图4所示，本发明提供的隔离环基层200位于半导体基底上，所 述隔离环基层200包含隔离槽220及填充所述隔离槽220的隔离物240， 特别地，所述隔离环基层200内包含至少两个隔离槽220,所述隔离槽 220间隔分布于所述隔离环基层200内。
所述半导体基底经由在半导体衬底(substrate)上定义器件有源区 并完成隔离槽隔离、继而形成栅极结构及源区和漏区后，再沉积覆盖所述 半导体衬底的介质层100后形成。所述介质层可包含钝化层及/或氧化层。 所述氧化层用以提高所述钝化层对所述半导体基底的粘附程度，或者， 用以在制程中隔离所述半导体基底，使其免受污染。所述隔离环基层200 贯穿所述介质层IOO。
所述钝化层材料包括但不限于氮化硅、氮氧化硅、碳化硅、碳氧化硅 或碳氮化硅中的一种或其组合。所述钝化层的沉积方法可采用传统的工 艺，不再赘述。
所述介质层100材料包括但不限于低介电常数材料，如BD或coral, 以及二氧化硅(USG)和掺杂的二氧化硅，如硼磷硅玻璃(BPSG)、硼 硅玻璃(BSG)或磷硅玻璃(PSG)中的一种或其组合。
填充所述隔离槽220的隔离物包含鵠或鴒与铜(Cu)、钴(Co)、铑 (Rh)、银(Ag)、铱(Ir)或金(Au)中的至少一种的组合。所述隔
离物还可包含顺次沉积的硅化镍(NiSi)以及钛(Ti)、氮化钛(TiN) 及氮化钽(TaN )。
所述隔离环基层200内包含至少两个隔离槽220。各所述隔离槽220 间隔分布于所述隔离环基层200内。所述隔离槽220间间隔介质层100。 使得在平整化所述隔离槽220内的隔离物240时，所述隔离物240的表 面积变小，继而使得在任意时段内所述隔离物240被过度研磨的厚度与 所述介质层被过度研磨的厚度之间的差值可被忽略。
各所述隔离槽220在所述隔离环基层200内的分布方式不受限制。 各所述隔离槽220均匀分布于所述隔离环基层200内时，可保证任意时 间段内各所述隔离槽220内隔离物240表面被过度研磨的厚度均匀，以 最大程度地减小任一所述隔离槽220内隔离物240表面被过度研磨的厚 度与所述隔离环内介质层IOO被过度研磨的厚度之间的差值；但是，在 保证任一所述隔离槽220内隔离物240表面被过度研磨的厚度与隔离槽 220间所述介质层100被过度研磨的厚度之间的差值均可被忽略时，各 所述隔离槽220可非均匀地分布于所述隔离环基层200内。
为便于工艺控制，各所述隔离槽220的尺寸可相同。其中，平行于 所述半导体基底表面的二维尺寸相同可保证任意时间段内各所述隔离 槽220内隔离物240表面被过度研磨的厚度均匀，相同的三维尺寸可进 一步保证相对于原设计，所述隔离环基层200仅为改善研磨凹陷做了尽 量少的改动。但是，在保证任一所述隔离槽220内隔离物240表面净皮过 度研磨的厚度与所述隔离槽220间介质层IOO被过度研磨的厚度之间的 差值均可^皮忽略时，各所述隔离槽220的尺寸可不相同。各所述隔离槽 220的深度不相同时，如位于隔离环基层2 00中心区域的所述隔离槽22 0 深于位于隔离环基层200边缘区域的所述隔离槽220时，即各所述隔离 槽220具有梯度分布时，便于隔离环的应用，如易于分割等。
所述隔离环基层2 0 0内包含的隔离槽2 2 0的具体数目根据所述隔离环 基层200的尺寸及工艺条件确定。即在工艺允许的条件下，所述隔离环基
层200内包含的隔离槽220的数目多于一个，以减小所述隔离环基层200内 介质层100的表面积，使得位于隔离槽220内的隔离物240表面被过度研磨 的厚度与所述隔离环基层200内介质层100材料被过度研磨的厚度的差值 可被忽略。
作为示例，若具有单一 隔离槽的隔离环基层的尺寸为其深度和宽度均 为100纳米，即所述单一隔离槽的深宽比为l: 1,而应用现有技术可以无 线缝地填充深宽比小于3: l的隔离槽，则本发明提供的所述隔离环基层 内可包含2个深度和宽度分别为10 0纳米和4 0纳米的隔离槽。
应用本发明方法，还可提供一种隔离环基层掩膜版，如图5所示， 所述隔离环基层掩膜版30Q包含至少一个隔离槽图形区320,每一所述 隔离槽图形区320内包含至少两个隔离槽图形340，各所述隔离槽图形 340间隔分布于所述隔离槽图形区320内。需说明的是，图5中仅示范 性地给出两个隔离槽图形区的示意图，不应理解为对本发明实施方式的 限制。
此外，为便于设计，各所述隔离槽图形340可均匀分布于所述隔离槽 图形区32 0内，可使得任意时间段内利用所述隔离环基层掩膜版300制得 的各所述隔离槽内隔离物表面被过度研磨的厚度均匀成为可能，以最大 程度地减小任一所述隔离槽内隔离物表面被过度研磨的厚度与隔离槽间 所述介质层被过度研磨的厚度之间的差值；但是，在保证任一所述隔离 槽内隔离物表面被过度研磨的厚度与隔离槽间所述介质层被过度研磨的 厚度之间的差值均可被忽略时，各所述隔离槽图形34O可非均匀地分布于 所述隔离环基层掩膜版300内。
为便于工艺控制，各所述隔离槽图形340 二维尺寸可相同，相同的 二维尺寸可使得任意时间段内利用所述隔离环基层掩膜版300制得的各 所述隔离槽内隔离物表面被过度研磨的厚度均匀成为可能，且相对于原 设计，所述隔离环仅为改善研磨凹陷做了尽量少的改动。但是，在保证 任一所述隔离槽内隔离物表面被过度研磨的厚度与隔离槽间所述介质
层被过度研磨的厚度之间的差值均可被忽略时，各所述隔离槽图形340 的二维尺寸可不相同。
所述隔离槽图形区320内包含的隔离槽图形340的具体数目根据所述 隔离槽图形区320的尺寸及工艺条件确定。即在保证隔离槽填充能力的条 件下，所述隔离槽图形区320内包含的隔离槽图形340的数目多于一个， 使得后续利用所述隔离环基层掩膜版3 0 0制造所述隔离环时，位于隔离槽 内的隔离物表面被过度研磨的厚度与隔离槽间所述介质层材料被过度研 磨的厚度的差值可被忽略。
作为示例，若后续制得的所述隔离环基层替代的具有单一隔离槽的 隔离环基层的尺寸为其深度和宽度均为100纳米，即所述隔离槽的深宽 比为1: 1,而应用现有技术可以无线缝地填充深宽比小于3: l的隔离 槽，则所述隔离槽图形区内可包含2个宽度为40纳米的隔离槽图形。
此外，各所述隔离槽的深度不相同时，需分别制造具有不同深度的 所述隔离槽，即需应用掩膜版组分别制造具有不同深度的所述隔离槽， 所述掩膜版组包含至少两个掩膜版，每一所述掩膜版具有至少 一个图形 区，各所述图形区内包含至少一个隔离槽图形。每一掩膜版用以制造具 有相同的深度的隔离槽。所述掩膜版组与单一掩膜版对应同一隔离槽图 形区时，各所述掩膜版内的隔离槽图形的组合与单一掩膜版中均匀分布 的任意隔离槽图形相同。
利用所述隔离环基层掩膜版形成所述隔离环基层的步骤包括提供 半导体基底；在所述半导体基底上沉积介质层；利用隔离环掩膜版，刻 蚀所述介质层，以在所述半导体基底上形成包含至少两个隔离槽的隔离 环区；形成填充所述隔离槽的隔离物层。
应用本发明提供的方法形成所述隔离环的具体步骤包括
首先，提供半导体基底。
所述半导体基底经由在半导体衬底(substrate)上定义器件有源区 并完成隔离槽隔离、继而形成初W及结构及源区和漏区后，再沉积覆盖所述 半导体衬底的介质层后形成。在沉积所述介质层之前，可预先形成钝化 层；在形成钝化层之前，可预先形成氧化层。所述氧化层用以提高所述 钝化层对所述半导体基底的粘附程度，或者，用以在制程中隔离所述半 导体基底，使其免受污染。
所述钝化层材料包括但不限于氮化硅、氮氧化硅、碳化硅、碳氧化硅 或碳氮化硅中的一种或其组合。所述钝化层的沉积方法可采用传统的工 艺，不再赘述。
随后，在所述半导体基底上沉积介质层。
所述介质层材料包括但不限于低介电常数材料，如BD或coral,以 及二氧化硅(USG)和掺杂的二氧化硅，如硼磷硅玻璃(BPSG)、硼硅 玻璃(BSG)或磷硅玻璃(PSG)中的一种或其组合。
所述介质层还可包含钝化层及/或氧化层。所述氧化层用以提高所述 钝化层对所述半导体基底的粘附程度，或者，用以在制程中隔离所述半 导体基底，使其免受污染。所述隔离环基层贯穿所述介质层。
所述钝化层材料包括但不限于氮化硅、氮氧化硅、碳化硅、碳氧化硅 或碳氮化硅中的一种或其组合。所述钝化层的沉积方法可采用传统的工 艺，不再赘述。
再后，利用隔离环掩膜版，刻蚀所述介质层，以在所述半导体基底上 形成包含至少两个隔离槽的隔离环区。
所述隔离槽位于所述半导体基底上，且形成于所述介质层内。所述隔 离环区用以经历后续操作后形成包含隔离环基层的隔离环。
各所述隔离槽的深度相同时，应用一个包含至少一个图形区且每一 所述图形区内包含至少两个隔离槽图形的掩膜版刻蚀所述隔离槽。
各所述隔离槽的深度不相同时，需应用掩膜版组分别刻蚀所述隔离 槽，其中，所述掩膜版组包含至少两个掩膜版，每一所述掩膜版具有至 少一个图形区，每一所述图形区内包含至少一个隔离槽图形。
作为示例，所述掩膜版组包含的掩膜版数为N (N为l、 2、 3……等任
意自然数)，相应地，将所述掩膜版组包含的掩膜版分别称为第一掩膜
版、第二掩膜版........第N掩膜版；具有不同深度的各所述隔离槽分别
称为第一隔离槽、第二隔离槽........第N隔离槽。所述第一掩膜版、第
二掩膜版........第N掩膜版分别具有用以制造具有第一深度、第二深
度.......第N深度的所述隔离槽的第一隔离槽图形、第二隔离槽图形.......
第N隔离槽图形。
应用掩膜版组制造所述隔离槽的步骤为顺序利用第一掩膜版、第二掩
膜版........第N掩膜版刻蚀具有第一深度、第二深度.......第N深度的
所述隔离槽。所述刻蚀工艺可釆用任何传统的方法，在此不再赘述。
最后，形成填充所述隔离槽的隔离物层。
填充所述隔离槽的隔离物包含鴒或鴒与铜(Cu )、钴(Co )、铑(Rh )、 银(Ag)、铱(Ir)或金(Au)中的至少一种的组合。所述隔离物还可 包含顺次沉积的硅化镍(NiSi )以及钬(Ti )、氮化钛(TiN)及氮化钽 (TaN)。
未加说明的步骤均可采用任何传统的方法，在此不再赘述。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描 述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种 细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因 此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和 方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明 概念的精神和范围。
权利要求
1.一种隔离环基层，所述隔离环基层位于半导体基底上，所述隔离环基层包含隔离槽及填充所述隔离槽的隔离物，其特征在于所述隔离环基层内包含至少两个隔离槽，所述隔离槽间隔分布于所述隔离环基层内。
2. 根据权利要求1所述的隔离环基层，其特征在于各所述隔离槽 均匀分布于所述隔离环基层内。
3. 根据权利要求1所述的隔离环基层，其特征在于各所述隔离槽 非均匀分布于所述隔离环基层内。
4. 根据权利要求1或2或3所述的隔离环基层，其特征在于各所 述隔离槽的尺寸相同。
5. 根据权利要求1或2或3所述的隔离环基层，其特征在于各所 述隔离槽的尺寸不同。
6. —种隔离环基层掩膜版，所述隔离环基层掩膜版包含至少一个 隔离槽图形区，其特征在于每一所述隔离槽图形区内包含至少两个隔 离槽图形，各所述隔离槽图形间隔分布于所述隔离槽图形区内。
7. 根据权利要求6所述的隔离环基层掩膜版，其特征在于各所 述隔离槽图形均匀分布于所述图形区内。
8. 根据权利要求6所述的隔离环基层掩膜版，其特征在于各所 述隔离槽图形非均匀分布于所述图形区内。
9. 根据权利要求6或7或8所述的隔离环基层掩膜版，其特征在于各所述隔离槽图形二维尺寸相同。
10. 根据权利要求6或7或8所述的隔离环基层掩膜版，其特征在 于各所述隔离槽图形二维尺寸不同。
11. 一种隔离环基层形成方法，包括 提供半导体基底； 在所述半导体基底上沉积介质层； 利用隔离环基层掩膜版，刻蚀所述介质层，以在所述半导体基底上 形成包含至少两个隔离槽的隔离环区； 形成填充所述隔离槽的隔离物层。
12. 根据权利要求11所述的隔离环基层形成方法，其特征在于形成所述隔离环基层的步骤中应用的隔离环基层掩膜版数目等于1。
13. 根据权利要求11或12所述的隔离环基层形成方法，其特征在 于形成所述隔离环基层的步骤中应用的隔离环基层掩膜版包含至少一 个隔离槽图形区且每一所述隔离槽图形区内包含至少两个隔离槽图形。
14. 根据权利要求11所述的隔离环基层形成方法，其特征在于 形成所述隔离环基层的步骤中应用的隔离环基层掩膜版数目大于1。
15. 根据权利要求14所述的隔离环基层形成方法，其特征在于 每一所述掩膜版具有至少一个图形区，各所述图形区内包含至少一个隔 离冲曹图形。
全文摘要
一种隔离环基层，所述隔离环基层位于半导体基底上，所述隔离环基层包含隔离槽及填充所述隔离槽的隔离物，所述隔离环基层内包含至少两个隔离槽，所述隔离槽间隔分布于所述隔离环基层内。一种隔离环基层掩膜版，所述隔离环基层掩膜版包含至少一个隔离槽图形区，每一所述隔离槽图形区内包含至少两个隔离槽图形，各所述隔离槽图形间隔分布于所述隔离槽图形区内。一种隔离环基层形成方法，包括提供半导体基底；在所述半导体基底上沉积介质层；利用隔离环基层掩膜版，刻蚀所述介质层，以在所述半导体基底上形成包含至少两个隔离槽的隔离环区；形成填充所述隔离槽的隔离物层。可减少隔离环内隔离槽间的连通。
文档编号G03F1/38GK101355057SQ20071004435
公开日2009年1月28日 申请日期2007年7月27日 优先权日2007年7月27日
发明者邓永平 申请人:中芯国际集成电路制造(上海)有限公司