掩模的布图方法

专利名称：掩模的布图方法
技术领域：
本发明涉及一种掩模布图方法，尤其涉及一种能够确保图案一致性的掩 模布图方法。
背景技术：
半导体器件通常形成在多层结构中。该多层结构中的每一层通常由溅射 方法、化学气相沉积方法、或者其它生长或沉积方法形成，并通过使该层经 光刻工艺来图案化。
然而，由于例如在半导体器件的衬底上图案尺寸和图案密度不同，因此 在半导体器件中会产生许多问题。因此，正在发展随同器件的主图案形成虚 设图案的技术。
图1A至图1C是根据现有技术的掩模布图方法的方案图。 根据现有技术，如图1A中，首先形成用于插入到主芯片50布图中的单
元IO。 g卩，基于单元IO，形成单元中的主图案2和单元中的虚设图案4。 然后，如图1B中，将单元10插入主芯片50布图中，在单元10中形成
有单元中的主图案2和单元中的虚设图案4。主芯片50具有芯片的主图案
30、 40。
同时，如图1B所示，在某些情况下，可以插入在主芯片50中旋转的单 元20。
然而，当插入旋转单元20时，可能发生以下情况主芯片的主图案40 与旋转单元20中的虚设图案4a之间的间隔S小于多个图案之间的最小设计 规则间隔。
这时，参见图1C，移除在小于最小设计规则间隔的间隔中存在的旋转单 元20的虚设图案4a，从而避免设计规则错误。因此，该虚设图案以与单元 10中的虚设图案的第一设计不同的形式形成。
此外，根据现有技术，与预期相反，在旋转单元20等中移除虚设图案，使得该虚设图案以与虚设图案的第一设计不同的形式形成，从而导致了不能 获得各图案之间一致性的问题。发明内容本发明的实施例提供能够确保图案一致性的掩模布图方法。 此外，本发明的实施例还提供能够增加图案密度的掩模布图方法。 此外，本发明的实施例还提供利用新形状虚设图案的掩模布图方法。 此外，本发明的实施例还提供能够简化设计工艺和制造工艺的掩模布图 方法。根据本发明实施例的掩模的布图方法可以包括形成其中形成有第一主 图案的单元；在主芯片中形成第二主图案；在该主芯片中插入该单元；基于 该第一主图案和该第二主图案形成虚设图案抑制区域；在插入有该单元的整 个主芯片之上形成虚设图案；以及移除与该虚设图案抑制区域相交的虚设图 案。在本发明的另一个实施例中，掩模的布图方法可以包括在衬底上形成 主图案；以及在除了形成有主图案的区域之外的区域中，形成具有相同尺寸 的多个虚设图案。本发明的掩模布图方法能够简化设计、减少设计过程的数据负担以及提 高半导体制造工艺的速度和精确性。


多个附图包含于此，其提供对本发明的进一步理解并且并入和组成本申 请的一部分，所述附图示出本发明的多个实施例并且与说明书一起用于解释 本发明的原理。在附图中图1A至图1C是根据现有技术的掩模布图方法的方案图；图2A至图2D、图3和图4是根据实施例的掩模布图方法的方案图；图5是采用根据实施例的掩模形成的半导体器件的剖面图；图6是根据实施例的掩模中的虚设图案的放大平面图；图7是根据实施例的掩模的布图方法的母(mother)虚设图案的平面图；图8A至图81是根据实施例的掩模布图方法的方案图；图9A至图9G是根据实施例的掩模布图方法的方案图；图IO是根据实施例的半导体器件的平面图；图11是根据实施例的虚设图案的平面图；以及图12A至图12C是根据图11实施例的半导体器件的布图方法的示意图; 图13A至图13G是根据实施例的掩模布图方法的方案图； 图14A至图14D是根据实施例的掩模布图方法的方案图。
具体实施方式
现在将详细说明本发明的多个实施例，在附图中示出它们的多个示例。 关于多个实施例的说明，在描述为形成在每层"上/下"时，该"上/下" 包括了 "直接形成"或"通过在之间插入其它层(间接)形成"。 以下，将参照附图详细描述多个实施例。在对多个实施例的说明中，制造工艺的顺序仅是一个示例并且由各种方 法的结合而改进的工艺应该解释为包括在以下权利要求的范围中。图2A至图2D、图3和图4是根据实施例的掩模布图方法的方案图。 首先，如图2A中，形成单元210，其中形成有第一主图案212。 单元210可以形成有第一主图案212，但不形成虚设图案。 形成在单元210中的第一主图案212可以是，例如，有源层图案、多层 (polylayer)图案、金属层图案、或接触图案。在本实施例的说明中，说明 了第一主图案212是有源层图案的情况；然而，实施例不限于此。下一步，如图2B中，在主芯片200中形成第二主图案110。第二主图 案110可以是，例如，有源层图案、多层图案、金属层图案、或接触图案。形成其中形成有第一主图案的单元210的顺序和在主芯片200中形成第 二主图案110的顺序不是固定的。例如，在主芯片200中形成第二主图案110 的工艺之后，开始形成其中形成有第一主图案212的单元210的工艺。随后，如图2C中，其中形成有第一主图案212的单元210可以插入在 主芯片200中。这时，如图所示，在某些情况下，可以插入在主芯片200中 旋转的单元220。在旋转单元220中插入第一主图案222，使得第二主图案 110与第一主图案222之间的间隔等于或大于主芯片200的第二主图案110 与半导体制造工艺中的图案之间的最小设计规则间隔。随后，参见图2D，基于第一主图案212、 222和第二主图案11，形成虚 设图案抑制区域250。例如，稍微扩大第一主图案212、 222和第二主图案110以能够形成虚 设图案抑制区域。例如，第一主图案212、 222和第二主图案110可以扩大 到1.01至3.0倍左右的尺寸。在实施例中，第一主图案212、 222和第二主 图案110可以扩大到1.5倍左右的尺寸；然而，实施例不限于此。这时，形成虚设图案抑制区域250的原因是提供用于指示虚设图案100 应该移除的机构。虚设图案抑制区域250指示虚设图案100和第一主图案 212、 222或第二主图案110彼此非常靠近的位置。下一步，参见图3，多个虚设图案100可以形成在其中插入有单元210 和单元220的主芯片200的整个区域上。这时，在与主芯片200的整个外侧相距间隔S的减小区域(在虚设图案 100的宽度的60倍左右之内)中，全部形成虚设图案100，而与第一主图案 212和第二主图案110无关，从而防止虚设图案110被分开以及防止虚设图 案110从外侧边界线形成。与虚设图案抑制区域250相交的虚设图案100a显示为图3中的阴影图案。下一步，如图4所示，根据实施例的掩模布图方法可以通过移除与虚设图案抑制区域250相交的虚设图案100a来实现。采用通过掩模布图方法的实施例设计的掩模，在衬底500上形成图案。 图5是采用根据实施例获得的图4的掩模而制造的半导体器件的沿I-I线的剖面图。图4中提供的掩模布图可以产生如图5的剖面图所示的半导体器件。参见图5，可以采用根据实施例获得的掩模，在衬底500上形成虚设图 案100，第一主图案212、 222和第二主图案110。第一主图案212、 222，第 二主图案110和虚设图案100的相对位置可以看作形成在衬底500上。当然， 如果该掩模是有源层的，该图案可以是衬底的一部分，并且如果该掩模是多 层的或金属层的，例如，该图案可以不直接位于衬底500上。所以，'在衬 底上'可以广义地解释为包括各种层图案的多个实施例。这时，采用根据实 施例获得的掩模，可以同时形成虚设图案100，第一主图案212、 222和第二主图案110，从而能够简化设计、减少设计过程的数据负担以及提高半导体 制造工艺的速度和精确性。在衬底500上形成层间介电层300，其中该衬底500上已经形成有虚设 图案IOO，第一主图案212、 222和第二主图案110。根据上述实施例，形成具有相同形状和尺寸的虚设图案，从而能够实现 图案一致性。此外，根据实施例，采用具有相同形状和尺寸的虚设图案，从而使设计 虚设图案的数据负担最小化。此外，根据实施例，通过确保图案一致性，使每个图案的临界直径(CD) 保持不变。此外，根据实施例，提供形成有具有相同形状和尺寸的虚设图案的半导 体器件。此外，根据实施例，提供包括能够简化设计和制造工艺的虚设图案的半 导体器件。所述虚设图案形成有相同形状和尺寸。以下，将详细说明虚设图案100，其是实施例的特征之一。 图6是实施例的虚设图案的放大平面图。参见图6，虚设图案100可以包括第一组虚设图案120，包括以第一 间隔A彼此分开而形成的多个第一虚设图案122;以及第二组虚设图案130， 包括以第一间隔A彼此分开而形成的多个第二虚设图案132。第二组虚设图 案130以第二间隔B形成于第一组虚设图案120的一侧，第二间隔B比第一 间隔A长。第一间隔A是等于或大于半导体制造工艺中各图案之间的最小设计规 则间隔的间隔。在实施例中，第一组虚设图案120和第二组虚设图案130是执行相同功 能的层的层图案，例如，有源层图案、金属图案、或多层图案。第一虚设图案122和第二虚设图案132可以是有源层图案，但实施例不 限于此。在实施例中，第一虚设图案122和/或第二虚设图案132可以形成为2n 个(这里n是等于或大于1的整数)。第一虚设图案122可以形成为两个虚设图案(21)，但实施例不限于此。在实施例中，第一虚设图案122和第二虚设图案132可以具有相同形状。 虚设图案可以形成为相同形状，从而提高虚设图案的设计以及半导体制造工 艺的速度和精度，并且使图案一致性和图案密度最大化。此外，在实施例中，第一虚设图案122和第二虚设图案132可以具有相 同尺寸。当虚设图案具有相同形状和尺寸时，可以进一步提高虚设图案的设 计以及半导体制造工艺的速度和精度，并且使图案一致性和图案密度最大 化。在实施例中，第一虚设图案122和/或第二虚设图案132可以是多边形。 例如，第一虚设图案122可以是具有边长X的正方形，但是实施例不限 于此。在实施例中，当第一虚设图案122为正方形时，第一间隔A可以为第一 虚设图案122的宽度X的1/16至3/4。在一个实施例中，例如，第一间隔A可以为宽度X的1/2，但是实施例 不限于此。第一虚设图案122的宽度X可以等于或大于半导体制造工艺中的图案的 最小设计规则线宽或最小设计规则宽度。此外，在实施例中，第二间隔B不同于第一间隔A。当然，第二间隔B 可以等于第一间隔A。在多个实施例中，当第二间隔B制造为不同于第一间隔A时，第二间隔 B比第一间隔A更长或更短。在实施例中，当第二间隔B比第一间隔A长时，第二间隔B可以是第 一间隔A的1至10倍。例如，第二间隔B可以是第一间隔A的3倍，但是 不限于此。在这样的实施例中，可以通过利用新形状和间隔的虚设图案100的多个 实施例，实现图案一致性。在另一个实施例中，第三虚设图案(图6中未示出，例如，参见图IO) 可以形成在第一组虚设图案120与第二组虚设图案130之间的另一层中。例 如，当第一组虚设图案120和第二组虚设图案130形成为有源层时，第三虚 设图案可以作为多层图案形成在第二间隔B的多个区域中。图7是用于虚设图案100的设计方法的母虚设图案的平面图。图8A至图81是用于虚设图案100的设计方法的实施例的方案图。 首先，在如图7所示的实施例中，在保持第二间隔B的同时，用于虚设图案100的设计方法形成多个母虚设图案121。母虚设图案121可以是，例如，有源层图案、多层图案、金属图案、或接触层图案。第二间隔B可以等于或大于半导体制造工艺中图案之间的最小设计规则间隔。在一个实施例中，母虚设图案121可以是有源层图案的示例；然而，实 施例不限于此。在形成多个母虚设图案121之后，将多个母虚设图案121分 开，以形成多个以第一间隔A彼此分开的子虚设图案122，第一间隔A比第 二间隔B短。第一虚设图案122之间的第一间隔A可以等于或大于特定半导体制造工 艺的图案之间的最小设计规则间隔。在掩模布图方法的一个实施例中，参见图8A和图8B，宽度和高度为第 三间隔C的母虚设图案121可以减小到宽度和高度为第一间隔A的第三图案 124。下一步，如图8C所示，将第三图案124在水平方向上的宽度固定，同 时将其高度垂直扩大到第三间隔C，以形成第四图案125，第三间隔C是母 虚设图案121的高度C。例如，通过关于第三图案124水平固定并且垂直扩大直到其达到母虚设 图案121的宽度C，形成第四图案125。下一步，如图8D所示，将第三图案124在垂直方向上的高度固定，同 时将其宽度水平扩大到第三间隔C，以形成第五图案126，第三间隔C是母 虚设图案121的高度C。例如，通过关于第三图案124垂直固定以及水平扩大直到其达到母虚设 图案121的宽度C，形成第五图案126。这时，形成第四图案125和第五图案126的顺序不固定。因此，可以首 先形成第五图案126，然后形成第四图案125。下一步，如图8E所示，可以将第四图案125和第五图案126合并以形 成第六图案127。当形成第六图案127时，将第四图案125和第五图案126逻辑相加，从而形成第六图案127。即，图案应该存在于第四图案125和第五图案126中的任一个所存在的区域中。下一步，通过将第六图案127和母虚设图案121相交，形成多个子虚设 图案122。尤其是，可以移除第六图案127与母虚设图案121相交的部分， 以形成多个子虚设图案122。例如，参见图8F，第六图案127可以与母虚设图案121相交。然后，如 图8G所示，通过移除第六图案127与母虚设图案121相交的部分(重叠部 分)，形成多个子虚设图案122。在另一个实施例中，通过分别移除第四图案和第五图案126与母虚设图 案121相交的部分，形成多个子虚设图案122。例如，在一个实施例中，参见图8H，通过移除图8C的第四图案125与 母虚设图案121相交的部分，形成P图案129。以下，如图8I所示，通过移除图8D的第五图案126与母虚设图案121 相交的部分，形成Q图案128。然后，合并P图案129和Q图案128，从而形成多个子虚设图案122。在一个实施例中，在合并时通过逻辑相乘，将P图案129和Q图案128 合并，使得图案仅形成在P图案129和Q图案128共同存在的区域中，从而 形成多个子虚设图案122。图9A至图9G提供用于根据实施例的虚设图案100的设计方法的另一 个实施例。在掩模布图方法的一个实施例中，参见图9A和图9B，将宽度和高度为 第三间隔C的母虚设图案121减小到第七图案135。关于母虚设图案121， 将母虚设图案121在水平方向上的宽度C固定，同时将其高度垂直减小到第 一间隔A，以形成第七图案135。下一步，如图9C所示，通过移除第七图案135与母虚设图案121相交 的部分，形成第九图案136。下一步，参见图9D，可以将母虚设图案121减小到第八图案137。将母 虚设图案121在垂直方向上的高度固定，同时将其宽度水平减小到第一间隔 A，以形成第八图案137。下一步，如图9E所示，通过移除第八图案137与母虚设图案121相交的部分，形成第十图案138。这时，形成第九图案136和第十图案138的顺序不是固定的。因此，可 以首先形成第十图案138，然后再形成第九图案136。下一步，如图9F所示，可以合并第九图案136和第十图案138，以形成 多个子虚设图案122。在合并时通过逻辑相乘，将第九图案136和第十图案138合并，使得图 案仅形成在第九图案136和第十图案138共同存在的区域中，从而形成多个 子虚设图案122。在另一个实施例中，通过移除第七图案135和第八图案137与母虚设图 案121相交的部分，形成多个子虚设图案122。例如，参见图9G，通过逻辑相加将第七图案135和第八图案137合并 以形成R图案139，并且通过移除R区域139与母虚设图案121相交的部分 形成多个子虚设图案132。图10显示了根据实施例的半导体器件400的平面图。半导体器件400可以包括第一组虚设图案420，包括以第一间隔A彼 此分开而形成的多个第一虚设图案422;以及第二组虚设图案430，包括以 第一间隔A彼此分开而形成的多个第二虚设图案432。第二组虚设图案430 以第二间隔B形成在第一组虚设图案420的一侧，第二间隔B比第一间隔A 长。如图10所示，半导体器件400可以进一步包括第一组虚设图案420与 第二组虚设图案430之间形成的第三虚设图案450。第三虚设图案450与第一组虚设图案420和第二组虚设图案430之间的 间隔D可以等于或大于最小设计规则线宽。关于形成掩模布图的多个实施例，可以采用上述方法来实现虚设图案 422， 432的形成。根据实施例的半导体器件形成有随同第一组虚设图案420和第二组虚设 图案430的主图案(未示出)。主图案和具有相同形状和尺寸的虚设图案422， 432可以同时形成，从而提高数据量的减少以及半导体制造工艺的速度和精度。第一虚设图案422之间的第一间隔A可以等于或大于用于特定半导体制造工艺的多个图案之间的最小设计规则间隔。在实施例中，第一组虚设图案420和第二组虚设图案430可以是执行相同功能的层的层图案，例如，有源层图案、金属图案、或多层图案。例如，第一虚设图案422和第二虚设图案432是有源层图案，但是实施 例不限于此。当第一虚设图案422和第二虚设图案432是有源层图案时，第三虚设图 案450是多层图案。在实施例中，第一虚设图案422形成为2n个(这里n是等于或大于1的 整数)。例如，第一虚设图案422可以形成为具有四个第一虚设图案422 (22) 的一组，但是实施例不限于此。在实施例中，第一虚设图案422和第二虚设图案432具有相同形状。虚 设图案可以形成为相同形状，从而可以提高虚设图案的设计以及半导体制造 工艺的速度和精度，并且使图案一致性和图案密度最大化。此外，在实施例中，第一虚设图案422和第二虚设图案432可以具有相 同尺寸。当虚设图案具有相同形状和尺寸时，可以进一步提高虚设图案设计 和半导体制造工艺的速度和精度，并且使图案一致性和图案密度最大化。在多个实施例中，第一虚设图案422可以是多边形。例如，第一虚设图 案422可以是具有边长X的正方形，但不限于此。在实施例中，当第一虚设图案422是正方形时，第一间隔A可以是第一 虚设图案422的宽度X的1/16至3/4。例如，第一虚设图案422之间的第一 间隔A可以是第一虚设图案422的宽度的1/2，但不限于此。第一虚设图案422的宽度可以等于或大于用于特定半导体制造工艺的图 案的最小设计规则线宽或最小设计规则宽度。此外，在实施例中，第二间隔B可以不同于第一间隔A。当然，第二间 隔B可以等于第一间隔A。在多个实施例中，当第二间隔B制造为不同于第一间隔A时，第二间隔 B可以比该第一间隔A更长或更短。在实施例中，当第二间隔B比第一间隔A长时，第二间隔B可以是第 一间隔A的1倍至10倍。例如，第二间隔B可以是第一间隔A的3倍，但 不限于此。图11是根据实施例的用于半导体器件的虚设图案600的平面图，并且图12A至图12C是用于虚设图案600的设计方法的示意图。参见图11，虚设图案600包括第一组虚设图案620和以间隔B与第一 组虚设图案620隔离的第二组虚设图案630。第一组虚设图案620包括多个 第一虚设图案622和第五虚设图案625。第五虚设图案625形成为与第一虚 设图案622相距第五间隔E。第二组虚设图案630包括多个第二虚设图案632 和第六虚设图案635。第六虚设图案635形成为与第二虚设图案632相距第 五间隔E。图11显示了第一组虚设图案620和第二组虚设图案630分别包括四个 虚设图案的例子，但实施例不限于此。在实施例中，相邻的第一虚设图案622 以第一间隔A分隔开，相邻的第五虚设图案625以第一间隔A分隔开，从 而一行第一虚设图案622与一行第五虚设图案625之间的间隔可以与第一组 虚设图案620中多列虚设图案之间的间隔不同。第二组虚设图案630中第二 虚设图案632与第六虚设图案635之间的间隔可以与第一组虚设图案620类 似地排列。本实施例的特征在于一组虚设图案的多个虚设图案可以在一组虚设图 案中的相邻虚设图案之间具有不同间隔。也就是说，在实施例中，第一组虚设图案620可以包括以第一间隔A彼 此隔离而形成的多个第一虚设图案622以及以第五间隔E与第一虚设图案 622隔离而形成的第五虚设图案625。第一间隔A和第五间隔E可以等于或大于用于特定半导体制造工艺的图 案之间的最小设计规则间隔。这时，在实施例中，第一间隔A可以比第五间隔E长；然而，实施例不 限于此。B卩，第一间隔A可以比第五间隔E短。这些实施例可以将结合图1至图10中所示实施例说明的技术特征合并。也就是说，第一组虚设图案620和第二组虚设图案630可以是执行相同 功能的层的层图案，例如，有源层图案、金属图案、或多层图案。在实施例中，第一虚设图案622可以形成为2"个(这里n是等于或大于 1的整数)。在实施例中，第一虚设图案622、第五虚设图案、第二虚设图案632、和第六虚设图案635可以具有相同形状。虚设图案可以形成为相同形状和尺 寸，从而可以提高虚设图案的设计以及半导体制造工艺的速度和精度，并且 可以使图案一致性和图案密度最大化。在一个实施例中，虚设图案可以形成为长方形。当虚设图案是长方形时，该虚设图案的水平宽度X和垂直宽度Y彼此不同。因此，水平宽度X可以比垂直宽度长或短。第一虚设图案622或第二虚设图案632的宽度可以等于或大于用于特定 半导体制造工艺的图案的最小设计规则线宽或最小设计规则宽度。 在下文中，将结合图12A至图12C说明布图方法。 参见图12A，形成宽度和高度为第三间隔C的母虚设图案621。 然后，如图12B所示，可以减小和合并母虚设图案621，以形成第十一 图案629。作为一个例子，形成第十一图案629的工艺如下。 也就是说，与结合图9A至图9G说明的多个工序类似地，形成第十一 图案629。例如，将母虚设图案621的水平宽度C固定，同时将其垂直减小，而形 成高度为第五间隔E的第十二图案(未示出)。下一步，将母虚设图案621的垂直高度固定，同时将其水平减小，而形 成宽度为第一间隔A的第十三图案(未示出)。下一步，如图12B所示，通过逻辑相加，将第十二图案和第十三图案合 并，以形成第十一图案629。然后，如图12C所示，通过移除第十一图案629与母虚设图案621相交 的部分，形成第一组虚设图案620。形成第一组虚设图案620的方法仅仅是一个例子，并且可选择地，可以 形成为结合图8A至图81和图9A至图9G所描述的那样。例如，图13A至图13G提供掩模设计方法的另一个实施例。参见图13A，形成宽度和高度为第三距离C的第一母虚设图案621。下一步，参见图13B，宽度和高度为第三距离C的第一母虚设图案621 可以减小到具有相同的宽度和高度、即第一距离A的第十三图案624。然后，参见图13C，通过将第十三图案624的水平方向宽度A固定，同时将第十三图案624的高度垂直扩大到第三距离C的高度，由此形成第十四图案627，第三距离C是第一母虚设图案621的宽度C。例如，通过水平固定第十三图案624并且垂直扩大第十三图案624而达 到第一母虚设图案621的宽度C，形成第十四图案627。另外，如图13D所示，宽度和高度为第三距离C的第一母虚设图案621 可以减小到宽度和高度为第五间隔E的第十五图案623。在另一个实施例中，通过将第十三图案624扩大或减小到宽度和高度为 第五间隔E的第十五图案623，由此形成第十五图案623。下一步，参见图13E，通过将第十五图案623的垂直方向宽度E固定， 同时将第十五图案623的宽度水平扩大到第三距离C的宽度，由此形成第十 六图案626，第三距离C是第一母虚设图案621的宽度C。例如，通过垂直固定第十五图案623并且水平扩大第十五图案623达到 第一母虚设图案621的宽度C，形成第十六图案626。然后，如图13F所示，通过将第十四图案627和第十六图案626合并， 形成第十一图案629。这时，当形成第十一图案629时，可以通过将第十四图案627和第十六 图案626逻辑相加来形成第十一图案629。换句话说，图案存在于第十四图 案627和第十六图案626中的任一个所存在的区域。下一步，通过移除第十一图案629与第一母虚设图案621重叠的相交部 分，形成第一组虚设图案620。以上形成第一组虚设图案620的方法仅仅是一个例子。例如，在另一个 方法中，通过移除第十四图案627和第十六图案626与第一母虚设图案621 重叠的相交区域，形成第一组虚设图案620。下面结合图14A至图14D，说明根据实施例的掩模设计方法。不同于上述实施例，根据本实施例的掩模设计方法引入了阵列方案而不 是分片方案来形成虚设图案。参见图14A，形成第一虚设图案622。然后，形成第二虚设图案632， 其在第一方向上与第一虚设图案622以距离P间隔开。布图工具允许使用阵 列函数以形成虚设图案阵列，每一个虚设图案彼此在第一方向上间隔距离P。 这种函数可以建立排列的第二虚设图案632。第二虚设图案632也可以在第二方向上以距离P的间隔而进行排列，第 二方向垂直于第一方向。下一步，如图14B所示，可以选择和复制图14A中全部排列的第一虚设 图案622和第二虚设图案632，使得它们在第一方向上以与如图14A中排列 的第一虚设图案622和第二虚设图案632相间隔距离Q而进行排列，从而形 成复制的第一虚设图案622a和复制的第二虚设图案632a。另外，如图14C所示，可以选择和复制如图14A中全部排列的第一虚设 图案622和第二虚设图案632，使得它们在第二方向上以距离R进行排列， 第二方向垂直于第一方向，从而形成第五虚设图案625和第六虚设图案635。下一步，如图14D所示，可以选择和复制图14C中排列的第五虚设图案 625和第六虚设图案635，使得它们在第一方向上以距离Q进行排列，以形 成复制的第五虚设图案625a和复制的第六虚设图案635a。距离Q和距离R可以是相同的距离或不同的距离。尽管图14C和图14D 中示出Q比R长，但Q可以短于或等于R。在实施例中，距离R可以是虚 设图案的长度加间隔E，距离Q可以是虚设图案的宽度加间隔A，以及距离 P可以是第一组虚设图案C的宽度加相邻组虚设图案之间的间隔B。在另一个实施例中，在形成第一虚设图案622和622a以及第二虚设图 案632和632a之后，可以选择和复制如图14B中全部排列的第一虚设图案 622和622a以及第二虚设图案632和632a，使得它们在第二方向上以距离R 进行排列，第二方向垂直于第一方向，从而形成第五虚设图案625和625a 以及第六虚设图案635和635a。因此，通过阵列可以提供根据本发明实施例的掩模布图。此外，实施例可以具有以下有效影响通过采用借助阵列的掩模设计方 法，能够最小化设计虚设图案的数据负担。根据进一步实施例的掩模布图方法可以包括在衬底上形成主图案，以 及在除了形成有主图案的区域之外的区域中形成具有相同尺寸的多个虚设 图案。这时，如上述各个实施例中所公开的那样，形成多个虚设图案的方法可 以将形成多个子虚设图案的方法合并。如上所述，可以形成具有相同形状和尺寸的多个虚设图案，从而获得图案一致性。此外，根据实施例，具有相同形状和尺寸的多个虚设图案可以用于被选 择层，从而最小化设计虚设图案的数据负担。此外，根据实施例，通过确保图案一致性，每个图案的临界直径(CD) 可以是常量。此外，根据实施例，可以提供一种半导体器件，其中形成有具有相同形 状和尺寸且具有新布图案形状的多个虚设图案。此外，根据实施例，可以提供一种半导体器件，其包括由于具有相同形 状和尺寸的多个虚设图案的新布图案状而能够简化设计和制造工艺的虚设 图案。本发明的实施例可以提供用于特定层的单一类型的虚设图案布图，在该 特定层上移除与主图案重叠的多段单一类型的虚设图案。本发明的实施例可以用于满足设计规则最小密度需求，例如，有源区是被选择区域的25%-80%，以及多层区域是被选择区域的14%左右。本说明书中对任何"一个实施例"、"实施例"、"示例性实施例"等 的引用，其含义是结合该实施例描述的特定特征、结构或特性包括在本发明 的至少一个实施例中。本说明书中出现于各个位置的这些短语不一定都涉及 同一个实施例。此外，当结合任何实施例说明特定特征、结构或特性时，其 可被认为落在本领域技术人员结合其它实施例就可以实现这些特征、结构或 特性的范围内。尽管对实施例的描述中结合了本发明的多个示例性实施例，但可以理解的是本领域技术人员完全可以推导出多个其它改型和实施例，而落入本发明 原理的精神和范围之内。尤其是，可以在本说明书、附图和所附权利要求书 的范围内对组件和/或附件组合配置中的排列进行各种变化和改进。除组件和 /或排列的变化和改进之外，其它可选择的应用对于本领域技术人员而言也是 显而易见的。
权利要求
1、一种掩模的布图方法，包括以下步骤形成包括第一主图案的单元；在主芯片布图中形成第二主图案；将所述单元插入所述主芯片布图中；基于所述第一主图案和所述第二主图案，形成虚设图案抑制区域；在插入有所述单元的整个主芯片布图上，形成单一类型的虚设图案；以及移除与所述虚设图案抑制区域重叠的虚设图案。
2、 根据权利要求1所述的方法，其中所述形成单一类型的虚设图案的 步骤包括形成多个母虚设图案，同时在各个母虚设图案之间保持第二间隔；以及 通过将所述多个母虚设图案分开为多个子虚设图案，形成多个子虚设图案。
3、 根据权利要求2所述的方法，其中所述多个子虚设图案具有相同形状。
4、 根据权利要求2所述的方法，其中所述多个子虚设图案具有相同尺寸。
5、 根据权利要求2所述的方法，其中一个母虚设图案的多个子虚设图 案可以形成为2"个，n是等于或大于1的整数。
6、 根据权利要求2所述的方法，其中每个母虚设图案的多个子虚设图 案以第一间隔彼此分开，其中所述形成多个子虚设图案的步骤包括通过减小第一母虚设图案形成第三图案，所述第三图案具有与所述第一 间隔相同尺寸的宽度和高度；通过在垂直方向上扩大所述第三图案形成第四图案，所述第四图案具有 与所述多个母虚设图案相同尺寸的宽度；通过在水平方向上扩大所述第三图案形成第五图案，所述第五图案具有 与所述多个母虚设图案相同尺寸的高度；使用所述第四图案和/或所述第五图案形成多个子虚设图案。
7、 根据权利要求6所述的方法，其中所述使用所述第四图案和/或所述 第五图案形成多个子虚设图案的步骤包括将所述多个母虚设图案中的每个母虚设图案与所述第四图案和/或所述 第五图案重叠；以及移除所述第四图案和/或所述第五图案与每个母虚设图案重叠的部分。
8、 根据权利要求6所述的方法，其中所述使用所述第四图案和/或所述第五图案形成多个子虚设图案的步骤包括通过用逻辑相加将所述第四图案和所述第五图案合并形成第六图案； 将所述多个母虚设图案中的每个母虚设图案与所述第六图案重叠；以及移除所述第六图案与每个母虚设图案重叠的部分。
9、 根据权利要求6所述的方法，其中所述使用所述第四图案和/或所述第五图案形成多个子虚设图案的步骤包括通过移除所述第四图案与第二母虚设图案重叠的部分形成P图案； 通过移除所述第五图案与第三母虚设图案重叠的部分形成Q图案； 通过逻辑相乘将所述P图案和所述Q图案合并。
10、 根据权利要求2所述的方法，其中每个母虚设图案的多个子虚设图案以第一间隔彼此分开，其中所述形成多个子虚设图案的步骤包括通过在垂直方向上减小第一母虚设图案形成第七图案，所述第七图案具 有与所述多个母虚设图案相同尺寸的宽度以及与所述第一间隔相同尺寸的高度；通过在水平方向上减小第二母虚设图案形成第八图案，所述第八图案具 有与所述多个母虚设图案相同尺寸的高度以及与所述第一间隔相同尺寸的 宽度；以及使用所述第七图案和/或所述第八图案形成多个子虚设图案。
11、 根据权利要求10所述的方法，其中所述使用所述第七图案和/或所 述第八图案形成多个子虚设图案的步骤包括将所述多个母虚设图案中的每个母虚设图案与所述第七图案和/或所述第八图案重叠；以及移除所述第七图案和/或所述第八图案与每个母虚设图案重叠的部分。
12、 根据权利要求10所述的方法，其中所述使用所述第七图案和/或所述第八图案形成多个子虚设图案的步骤包括通过移除所述第七图案与第三母虚设图案重叠的部分形成第九图案； 通过移除所述第八图案与第四母虚设图案重叠的部分形成第十图案；通过逻辑相乘将所述第九图案和所述第十图案合并。
13、 根据权利要求10所述的方法，其中所述使用所述第七图案和/或所述第八图案形成多个子虚设图案的步骤包括通过用逻辑相加将所述第七图案和所述第八图案合并形成R图案； 将所述多个母虚设图案中的每个母虚设图案与所述R图案重叠；以及 移除所述R图案与每个母虚设图案重叠的部分。
14、 根据权利要求2所述的方法，进一步包括在所述多个母虚设图案中的各母虚设图案之间形成与所述单一类型的 虚设图案不同层的第三虚设图案。
15、 根据权利要求2所述的方法，其中每个母虚设图案形成为其宽度和 高度均为第三间隔，其中每个母虚设图案的水平相邻子虚设图案以第一间隔 彼此分开，并且每个母虚设图案的垂直相邻子虚设图案以第五间隔彼此分 开，其中所述形成多个子虚设图案的步骤包括通过在垂直方向上减小第一母虚设图案形成第十二图案，所述第十二图案的宽度为所述第三间隔，所述第十二图案的高度为所述第五间隔；通过在水平方向上减小第二母虚设图案形成第十三图案，所述第十三图案的高度为所述第三间隔，所述第十三图案的宽度为所述第一间隔；通过用逻辑相加将所述第十二图案和所述第十三图案合并形成第十一图案；将所述多个母虚设图案中的每个母虚设图案与所述第十一图案重叠；以及移除所述第十一图案与每个母虚设图案重叠的部分。
16、 根据权利要求2所述的方法，其中每个母虚设图案形成为其宽度和 高度均为第三间隔，其中每个母虚设图案的水平相邻子虚设图案以第一间隔 彼此分开，并且每个母虚设图案的垂直相邻子虚设图案以第五间隔彼此分 开，其中所述形成多个子虚设图案的步骤包括通过减小第一母虚设图案形成第十四图案，所述第十四图案的宽度和高度均为所述第一间隔；通过固定所述第十四图案的水平方向宽度并将所述第十四图案的垂直 方向高度垂直扩大到所述第三间隔的高度，形成第十五图案；形成宽度和高度均为第五间隔的第十六图案；通过固定所述第十六图案的水平方向宽度并将所述第十六图案的垂直 方向高度垂直扩大到所述第三间隔的高度，形成第十七图案；通过将所述第十五图案和所述第十七图案合并形成第十八图案； 将所述多个母虚设图案的每个母虚设图案与所述第十七图案重叠；以及 移除所述第十八图案与每个母虚设图案重叠的区域。
17、 根据权利要求16所述的方法，其中所述通过将所述第十五图案和 所述第十七图案合并形成第十八图案的步骤包括以逻辑相加合并所述第十 五图案和所述第十七图案。
18、 根据权利要求16所述的方法，其中所述形成宽度和高度均为第五 间隔的第十六图案的步骤包括将第二母虚设图案减小到其宽度和高度均为 所述第五间隔。
19、 根据权利要求16所述的方法，其中所述形成宽度和高度均为第五间隔的第十六图案的步骤包括将所述第十四图案扩大到其宽度和高度均为 所述第五间隔。
20、 根据权利要求16所述的方法，其中所述形成宽度和高度均为第五 间隔的第十六图案的步骤包括将所述第十四图案减小到其宽度和高度均为 所述第五间隔。
21、 根据权利要求1所述的方法，其中所述形成单一类型的虚设图案的 步骤包括形成第一虚设图案；在第一方向上以距所述第一虚设图案p距离排列与其分开的第二虚设图案；以及选择和复制所述第一虚设图案和所排列的第二虚设图案，并通过在所述 第一方向上将所述第一虚设图案和所排列的第二虚设图案的复制品移动Q 距离，排列所述第一虚设图案和所排列的第二虚设图案的复制品，以形成复 制的第一虚设图案和复制的所排列的第二虚设图案。
22、 根据权利要求21所述的方法，进一步包括以下步骤 选择和复制所述第一虚设图案和所排列的第二虚设图案，并通过在垂直于所述第一方向的第二方向上将所述第一虚设图案和所排列的第二虚设图 案的复制品移动R距离，排列所述第一虚设图案和所排列的第二虚设图案的 复制品，以形成第五虚设图案和排列的第六虚设图案；以及选择和复制所述第五虚设图案和所排列的第六虚设图案，并通过在所述 第一方向上将所述第五虚设图案和所排列的第六虚设图案的复制品移动Q 距离，排列所述第五虚设图案和所排列的第六虚设图案的复制品，其中所述 R距离是与所述P距离相同的间隔或是与所述P距离不同的间隔。
23、 根据权利要求21所述的方法，进一步包括以下步骤选择和复制所述第一虚设图案、所排列的第二虚设图案、所述复制的第一虚设图案以及所述复制的所排列的第二虚设图案；以及通过在垂直于所述第一方向的第二方向上将所述第一虚设图案、所排列 的第二虚设图案、所述复制的第一虚设图案以及所述复制的所排列的第二虚设图案的复制品移动R距离，排列所述第一虚设图案、所排列的第二虚设图案、所述复制的第一虚设图案以及所述复制的所排列的第二虚设图案的复制品，其中所述R距离是与所述P距离相同的间隔或是与所述P距离不同的间隔。
24、 一种掩模的布图方法，包括以下步骤 在衬底上形成主图案；以及在形成有所述主图案的区域之外的区域中，形成多个虚设图案，所述多 个虚设图案具有相同尺寸。
25、 根据权利要求24所述的方法，其中所述形成多个虚设图案的步骤 包括在所述衬底上形成以第二间隔彼此分开的多个母虚设图案； 通过将所述多个母虚设图案分开为多个子虚设图案，形成多个子虚设图 案；以及移除与所述主图案相交的所述子虚设图案。
26、 根据权利要求25所述的方法，其中所述形成多个子虚设图案的步 骤包括通过减小第一母虚设图案形成第三图案，所述第三图案具有与第一间隔 相同尺寸的宽度和高度；通过在垂直方向扩大所述第三图案形成第四图案，所述第四图案具有与 所述多个母虚设图案相同尺寸的宽度；通过在水平方向扩大所述第三图案形成第五图案，所述第五图案具有与 所述多个母虚设图案相同尺寸的高度；使用所述第四图案和/或所述第五图案形成多个子虚设图案。
27、 根据权利要求26所述的方法，其中所述使用所述第四图案和/或所 述第五图案形成多个子虚设图案的步骤包括将所述多个母虚设图案中的每个母虚设图案与所述第四图案和/或所述第五图案重叠；以及移除所述第四图案和/或所述第五图案与每个母虚设图案重叠的部分。
28、 根据权利要求26所述的方法，其中所述使用所述第四图案和/或所 述第五图案形成多个子虚设图案的步骤包括通过用逻辑相加将所述第四图案和所述第五图案合并形成第六图案； 将所述多个母虚设图案中的每个母虚设图案与所述第六图案重叠；以及 移除所述第六图案与每个母虚设图案重叠的部分。
29、 根据权利要求26所述的方法，其中所述使用所述第四图案和/或所 述第五图案形成多个子虚设图案的步骤包括通过移除所述第四图案与第二母虚设图案重叠的部分形成P图案； 通过移除所述第五图案与第三母虚设图案重叠的部分形成Q图案； 通过逻辑相乘将所述P图案和所述Q图案合并。
30、 根据权利要求25所述的方法，其中所述形成多个子虚设图案的歩 骤包括通过在垂直方向减小第一母虚设图案形成第七图案，所述第七图案具有 与所述母虚设图案相同尺寸的宽度以及与第一间隔相同尺寸的高度；通过在水平方向减小第二母虚设图案形成第八图案，所述第八图案具有 与所述母虚设图案相同尺寸的高度以及与所述第一间隔相同尺寸的宽度；以 及使用所述第七图案和/或所述第八图案形成多个子虚设图案。
31、 根据权利要求30所述的方法，其中所述使用所述第七图案和/或所 述第八图案形成多个子虚设图案的步骤包括将所述多个母虚设图案中的每个母虚设图案与所述第七图案和/或所述 第八图案重叠；以及移除所述第七图案和/或所述第八图案与每个母虚设图案重叠的部分。
32、 根据权利要求30所述的方法，其中所述使用所述第七图案和/或所述第八图案形成多个子虚设图案的步骤包括通过移除所述第七图案与第三母虚设图案重叠的部分形成第九图案； 通过移除所述第八图案与第四母虚设图案重叠的部分形成第十图案； 通过逻辑相乘将所述第九图案和所述第十图案合并。
33、 根据权利要求30所述的方法，其中所述使用所述第七图案和/或所 述第八图案形成多个子虚设图案的步骤包括通过用逻辑相加将所述第七图案和所述第八图案合并形成R图案； 将所述多个母虚设图案中的每个母虚设图案与所述R图案重叠；以及 移除所述R图案与每个母虚设图案重叠的部分。
34、 根据权利要求25所述的方法，其中所述多个子虚设图案具有相同 尺寸和形状。
35、 根据权利要求25所述的方法，其中每个母虚设图案形成为其宽度 和高度均为第三间隔，其中每个母虚设图案的水平相邻子虚设图案以第一间 隔彼此分开，并且每个母虚设图案的垂直相邻子虚设图案以第五间隔彼此分 开，其中所述形成多个子虚设图案的步骤包括通过减小第一母虚设图案形成第十四图案，所述第十四图案的宽度和高 度均为所述第一间隔；通过固定所述第十四图案的水平方向宽度并将所述第十四图案的垂直 方向高度垂直扩大到所述第三间隔的高度，形成第十五图案；形成宽度和高度均为第五间隔的第十六图案；通过固定所述第十六图案的水平方向宽度并将所述第十六图案的垂直 方向高度垂直扩大到所述第三间隔的高度，形成第十七图案；通过将所述第十五图案和所述第十七图案合并形成第十八图案； 将所述多个母虚设图案的每个母虚设图案与所述第十七图案重叠；以及移除所述第十八图案与每个母虚设图案重叠的区域。
36、 根据权利要求35所述的方法，其中所述通过将所述第十五图案和 所述第十七图案合并形成第十八图案的步骤包括以逻辑相加合并所述第十 五图案和所述第十七图案。
37、 根据权利要求35所述的方法，其中所述形成宽度和高度均为第五间隔的第十六图案的步骤包括将第二母虚设图案减小到其宽度和高度均为 所述第五间隔。
38、 根据权利要求35所述的方法，其中所述形成宽度和高度均为第五间隔的第十六图案的步骤包括将所述第十四图案扩大到其宽度和高度均为所述第五间隔。
39、 根据权利要求35所述的方法，其中所述形成宽度和高度均为第五间隔的第十六图案的步骤包括将所述第十四图案减小到其宽度和高度均为所述第五间隔。
40、 根据权利要求24所述的方法，其中所述形成多个虚设图案的歩骤包括形成第一虚设图案；在第一方向上以距所述第一虚设图案P距离排列与其分开的第二虚设图案；选择和复制所述第一虚设图案和所排列的第二虚设图案，并通过在所述 第一方向上将所述第一虚设图案和所排列的第二虚设图案的复制品移动Q 距离，排列所述第一虚设图案和所排列的第二虚设图案的复制品，以形成复 制的第一虚设图案和复制的所排列的第二虚设图案；移除与所述主图案相交的任何虚设图案。
41、 根据权利要求40所述的方法，在移除与所述主图案相交的任何虚 拟图案之前，该方法进一步包括以下步骤选择和复制所述第一虚设图案和所排列的第二虚设图案，并通过在垂直 于所述第一方向的第二方向上将所述第一虚设图案和所排列的第二虚设图 案的复制品移动R距离，排列所述第一虚设图案和所排列的第二虚设图案的 复制品，以形成第五虚设图案和排列的第六虚设图案；以及选择和复制所述第五虚设图案和所排列的第六虚设图案，并通过在所述第一方向上将所述第五虚设图案和所排列的第六虚设图案的复制品移动Q 距离，排列所述第五虚设图案和所排列的第六虚设图案的复制品，其中所述 R距离是与所述P距离相同的间隔或是与所述P距离不同的间隔。
42、根据权利要求40所述的方法，在移除与所述主图案相交的任何虚拟图案之前，该方法进一步包括以下步骤选择和复制所述第一虚设图案、所排列的第二虚设图案、所述复制的第 一虚设图案以及所述复制的所排列的第二虚设图案；以及通过在垂直于所述第一方向的第二方向上将所述第一虚设图案、所排列 的第二虚设图案、所述复制的第一虚设图案以及所述复制的所排列的第二虚 设图案的复制品移动R距离，排列所述第一虚设图案、所排列的第二虚设图 案、所述复制的第一虚设图案以及所述复制的所排列的第二虚设图案的复制 品，其中所述R距离是与所述P距离相同的间隔或是与所述P距离不同的间 隔。
全文摘要
一种掩模的布图方法，包括为一层建立虚设图案抑制区域和单一类型的虚设图案。形成其中形成有第一主图案的单元。在主芯片布图中形成第二主图案，并且将该单元插入该主芯片中。基于第一主图案和第二主图案，建立虚设图案抑制区域。然后，在整个主芯片布图上形成单一类型的虚设图案。移除与虚设图案抑制区域相交的虚设图案。本发明的掩模布图方法能够简化设计、减少设计过程的数据负担以及提高半导体制造工艺的速度和精确性。
文档编号G03F1/14GK101299129SQ200710185129
公开日2008年11月5日 申请日期2007年10月30日 优先权日2007年5月2日
发明者曹甲焕, 李相熙 申请人:东部高科股份有限公司