技术简介：
本发明针对传统光刻工艺存在最小间距限制的问题，提出自对准三重图形化（SATP）方法。通过构建多层硬掩模结构与牺牲层，利用图形转移和选择性去除工艺，在半导体衬底上形成更密集的图形，有效缩小相邻图形间距及特征尺寸，突破SADP的密度瓶颈。
关键词：自对准三重图形化,半导体制造,图形密度
自对准三重图形化方法
【专利摘要】本发明提供了一种自对准三重图形化方法，其首先在形成有第一硬掩模层的半导体衬底上形成多个间隔分布的第一图形，第一图形的两个侧壁形成有侧墙，相邻两个侧墙的空隙处形成有第二牺牲层，去除第一图形后形成第一沟槽，第一沟槽的底壁及侧壁上形成有第二硬掩模层，其表面形成有第二沟槽，第二沟槽内填充有第三硬掩模层，去除第二牺牲层及填充在第一沟槽内并未被第三硬掩模层覆盖的第二硬掩模层，接着去除暴露的第一硬掩模层，以在半导体衬底上形成多个间隔分布的第三图形及第四图形。与自对准双重图形化方法相比，本发明增加了在半导体衬底上形成图形的密度，并减小了半导体衬底上相邻两个图形的间距，进而能缩小图形的特征尺寸。
【专利说明】自对准三重图形化方法
【技术领域】
[0001]本发明属于半导体制造领域中的图形化方法，特别是涉及一种自对准三重图形化(selfaligned triple patterning,简称 SATP)方法。
【背景技术】
[0002]半导体制造领域中常用的图形化方法为光刻(photolithography),它使用光敏光刻胶材料和可控制的曝光在半导体衬底表面形成三维图形，如图1所示，一种常见的图形是由金属、半导体材料或绝缘材料构成的线条I(Iine),相邻两个线条I具有间距(pitch),所述间距等于线条I的宽度(Iinewidth)与相邻两个线条I之间的空隙(spacing)宽度之和，相邻两个线条I的间距大小可用来作为判断光刻能力的标准。由于诸多因素的限制，利用光刻工艺所形成的图形具有最小间距(minimum pitch),光刻工艺的最小间距会限制图形尺寸的进一步减小，也限制了集成电路向尺寸更小、密度更高的方向发展。
[0003]自对准双重图形化(selfaligned double patterning,简称SADP)是一种近年来受到亲睐的图形化方法，该方法可以增加在半导体衬底上形成图形的密度、进一步缩小相邻两个图形的间距，从而可以消除光刻工艺给半导体制造领域带来的限制。下面结合图2至图6来对自对准双重图形化方法作简单介绍，更详细的自对准双重图形化方法可参照于2010年6月3日公开、
【发明者】李凤莲, 隋运奇 申请人:中芯国际集成电路制造(上海)有限公司