透镜阵列与光子芯片的光学耦合的制作方法

透镜阵列与光子芯片的光学耦合的制作方法
【专利摘要】本发明公开了一种光子集成电路装置。所述装置包括光子芯片（200）和透镜阵列耦合元件（100）。所述光子芯片包括在所述光子芯片的侧边缘表面处的波导（202）。所述透镜阵列耦合元件安装在所述光子芯片的顶面上以及所述侧边缘表面上。所述耦合元件包括被配置成修改进入或离开所述波导的光的光斑尺寸的透镜阵列（102）。所述耦合元件还包括在所述耦合元件的与所述透镜阵列相反并且邻接所述光子芯片的顶面的一侧上的突出部（104）。所述突出部包括垂直限位表面（112），所述垂直限位表面（112）具有被配置成将所述波导的边缘与所述透镜阵列的焦距水平对准并且将所述透镜阵列的焦点与所述波导的所述边缘垂直对准的深度。
【专利说明】透镜阵列与光子芯片的光学耦合
【技术领域】
[0001]本发明涉及光子集成电路，并且，更具体地，涉及与光子集成电路的光学耦合。
【背景技术】
[0002]光子芯片是与电流相反地使用光作为操作基础的新兴技术。光子芯片有望成为以低功耗提供更快的处理速度的未来计算机中的互连网络的基础构件。此外，光子电路可以直接并入到处理器芯片中以实现电子电路和光子电路的紧密集成。使用光作为电路操作的基础的优点是，其用于高速信号传输的能耗显著小于电子芯片的能耗。因此，保持该优点的诸如光纤的其它光学器件与光子芯片之间的有效耦合是光子集成电路的重要方面。

【发明内容】

[0003]一个实施例涉及包括光子芯片和透镜阵列耦合元件的光子集成电路装置。所述光子芯片包括在所述光子芯片的侧边缘表面处具有孔(aperture)的波导。所述透镜阵列耦合元件安装在所述光子芯片的顶面上和所述侧边缘表面上。所述耦合元件包括透镜阵列，所述透镜阵列被配置成修改进入或离开所述波导的光的光斑尺寸。所述耦合元件还包括位于所述耦合元件的与所述透镜阵列相反且邻接(abut)所述光子芯片的顶面的一侧上的突出部(overhang)。所述突出部包括垂直限位(stop )表面，所述垂直限位表面具有被配置成将所述波导的边缘与所述透镜阵列的焦距水平对准并且将所述透镜阵列的焦点与所述波导的所述边缘垂直对准的深度。
[0004]备选实施例涉及一种包括光子芯片、另外的光学器件和透镜阵列耦合元件的光子集成电路耦合系统。所述光子芯片包括在所述光子芯片的侧边缘表面处具有孔的波导。此夕卜，所述另外的光学器件被配置成向所述波导的所述孔发送光或从所述孔接收光。所述透镜阵列耦合元件安装在所述光子芯片的顶面上以及所述侧边缘表面上。所述耦合元件包括透镜阵列，所述透镜阵列被配置成修改在所述波导和所述另外的光学器件之间传播的光的光斑尺寸。所述耦合元件还包括位于所述耦合元件的与所述透镜阵列相反且邻接所述光子芯片的顶面的一侧上的突出部。所述突出部包括垂直限位表面，所述垂直限位表面具有被配置成将所述波导的边缘(edge)与所述透镜阵列的焦距水平对准并且将所述透镜阵列的焦点与所述波导的所述边缘垂直对准的深度。
[0005]另一个实施例涉及包括两个部分的光子芯片耦合器件。第一部分包括至少一个透镜，所述至少一个透镜被配置成修改在光学器件与波导之间传播的光的光斑尺寸，所述波导位于光子芯片的侧边缘表面处并且水平地导引光。所述第二部分位于所述耦合器件的相对于所述第一部分的相反侧上。此外，所述第二部分包括具有第一表面的突出部，所述第一表面具有被配置成将所述波导的边缘与所述至少一个透镜的焦距水平对准的深度。所述第一表面还被配置成邻接所述光子芯片的顶面并且用作垂直限位物(Stop)，以使得所述突出部将所述至少一个透镜的焦点与位于所述光子芯片的侧边缘表面处的所述波导的所述边缘垂直对准。[0006]备选实施例涉及制造光子集成电路装置的方法。根据该方法，在衬底的第一表面上制造透镜阵列。此外，在所述衬底的与所述衬底的第一表面相反的第二表面上蚀刻突出部，其中所述突出部包括垂直限位表面和边缘限位表面。通过采用所述垂直限位表面的深度来水平地对准波导的边缘与所述透镜阵列的焦距以及采用所述垂直限位表面来垂直地对准所述透镜阵列的焦点与所述波导的所述边缘，将所述第二表面与光子芯片的侧边缘表面对准，其中所述波导将光水平地导入或导出所述侧边缘表面。将所述突出部接合到所述光子芯片，以使得所述垂直限位表面邻接所述光子芯片的顶面并且所述边缘限位表面邻接所述光子芯片的所述侧边缘。
[0007]从下文中对其示例性实施例的详细描述中，这些和其它特征及优点将变得显而易见，所述详细描述要结合附图阅读。
【专利附图】

【附图说明】
[0008]本公开将参考以下附图在优选实施例的以下描述中提供细节，在附图中:
[0009]图1是根据一个示例性实施例的透镜阵列光子芯片耦合元件的三维图；
[0010]图2-3是包括透镜阵列耦合元件的光子集成电路装置的一个实施例的图；
[0011]图4-5是光子集成电路耦合系统的实施例的图；
[0012]图6是根据备选示例性实施例的透镜阵列光子芯片耦合元件的三维图；
[0013]图7-8是包括备选透镜阵列耦合元件的光子集成电路装置的实施例的图；
[0014]图9是根据备选示例性实施例的透镜阵列光子芯片耦合元件的三维图；
[0015]图10-11是包括备选透镜阵列耦合元件的光子集成电路装置的实施例的图；
[0016]图12是备选光子集成电路耦合系统的图；
[0017]图13-16是示例根据一个示例性实施例的透镜阵列光子芯片耦合元件的制造的图；以及
[0018]图17是根据一个示例性实施例的用于制造透镜阵列光子芯片耦合元件的方法的框图/流程图。
【具体实施方式】
[0019]光子芯片的经济性方面在于，它们可以通过采用在CMOS (互补金属氧化物半导体)器件制造中利用的标准技术和工艺来制造。例如，可以通过使用CMOS工艺制作具有集成波导的光子芯片。硅光子电路通常将尺寸小于0.5 μ m的硅波导用于有源光子电路，例如调制器、探测器和开关。然而，为了有效地将芯片耦合到诸如单模光纤的其它器件，从波导横穿出来的光的光斑尺寸应当被转换成用于具有较低数值孔径的芯片外器件的较大尺寸。芯片上波导通常以约I μ mx2 μ m的尺寸在SiN或SiON中制造，以提供与标准CMOS工艺的兼容性，这是因为比I μ m高度大得多的尺度通常与CMOS工艺不兼容。然而，与例如用于将芯片耦合到其它器件的标准单模光纤(SMF)相比，这些芯片上波导的数值孔径仍然相对较高。因此，由于光子波导与光纤之间在光斑尺寸和数值孔径特性的大的差异，集成波导与光纤之间的光学耦合效率非常低。
[0020]为了解决这一问题，可以利用具有与波导的尺寸和数值孔径特性相似的尺寸和数值孔径特性的特制光纤，进行集成波导与芯片外器件之间的对接稱合(butt coupling)。然而，特制光纤昂贵并且需要很高的精度(小于0.5 μ m)来进行光纤到光纤阵列的对准和制造。在本申请的下文中描述的实施例提供了一种备选手段来降低芯片上波导的数值孔径特性并且实现用于芯片上波导与较大芯SMF (或者外部波导或者其它芯片外光学元件)之间的耦合的光斑尺寸转换。根据一个示例性方面，可以采用透镜阵列来实现光斑尺寸转换。具体地，此处描述的实施例涉及用于将透镜阵列与波导对准的有效且简洁的手段，所述波导位于光子芯片的侧边缘表面处并且水平地导引光。为了实现该对准，实施例利用垂直限位表面，所述垂直限位表面不仅将波导边缘与透镜阵列的焦距水平对准，也将透镜阵列的焦点与波导边缘垂直对准。
[0021]参考根据本发明实施例的方法、装置(系统)和器件的流程图示例和/或框图，在下面描述本发明的各方面。图中的流程图和框图示例出根据本发明各种实施例的系统、装置、方法和器件的可能实现方式的架构、功能和操作。还应注意，在某些备选实施方式中，框中标注的功能可能不按图中示出的顺序发生。例如，连续示出的两个框实际上可以基本上同时被执行，或者这两个框有时可以以相反的顺序被执行，这取决于所涉及的功能。
[0022]应当理解，将就具有晶片的给定示例性架构来描述本发明；然而，其它架构、结构、衬底材料以及工艺特征和步骤可以在本发明的范围内变化。
[0023]还应当理解的是，当被描述为层、区域或衬底的一个要素被称为在另一要素“上”或“上方”时，它可以直接在该另一要素上，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“上”或者“上方”时，不存在中间要素。类似地，当被描述为层、区域或衬底的一个要素被称为在另一要素“下”或“下方”时，它可以直接在该另一要素下方，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“下”或者“下方”时，不存在中间要素。还应当理解，当一个要素被称为“连接”或“耦合”到另一个要素时，它可以被直接连接或耦合到该另一要素，或者可以存在中间要素。相反，当一个要素被称为“直接连接”或“直接耦合”到另一要素时，不存在中间要素。
[0024]用于集成电路光子芯片和一个或多个透镜阵列耦合元件的设计可用图形计算机程序语言产生，并储存在计算机存储介质(例如磁盘、磁带、实体硬盘驱动器、或例如存储存取网络中的虚拟硬盘驱动器)中。若设计者不制造芯片或用于制造芯片的光刻掩模，设计者可用物理装置(例如通过提供存储设计的存储介质的副本(copy))传送所产生的设计、或直接或间接地以电子方式(例如通过网络)传送至该实体。再将所储存的设计转换成适当的格式(例如⑶SII)，用于光刻掩模的制造，光刻掩模典型地包括所关注的要在晶片上形成的芯片设计的多个副本。光刻掩模用于界定待蚀刻或待处理的晶片(和/或其上的层)的区域。
[0025]此处描述的方法可以用于制造具有透镜阵列耦合的集成电路芯片。所得到的集成电路芯片可以以原始晶片的形式(即，作为具有多个未封装的芯片的单个晶片)、作为裸管芯或者以封装的形式由制造商分配。在后一情况下，芯片安装在单个芯片封装体(例如塑料载体，具有固定到主板或更高级的载体上的引线)中或者安装在多芯片封装体(例如，具有表面互连或掩埋互连、或者具有表面互连和掩埋互连的陶瓷载体)中。在任一情况下，再将芯片与其他芯片、分立电路元件和/或其他信号处理器件集成，作为(a)中间产品，例如主板或(b)最终产品的一部分。所述最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其它低端应用到具有显示器、键盘或其它输入装置以及中央处理器的高级计算机产品ο[0026]现在参考其中相似的附图标记代表相同或相似的要素的附图并且首先参考图1，示例出根据本发明原理的示例性实施例的透镜阵列耦合元件100。如图1所示，该耦合元件可以包括透镜阵列102以及位于该耦合元件的与透镜阵列102相反的一侧上的突出部104。透镜阵列元件100可以提供集成波导阵列与光纤阵列或另一光学器件之间的有效耦合。典型地，SiN或SiON波导具有大于0.4的数值孔径以及面积为约I μ m χ2_3 μ m的矩形芯，而标准SMF具有约0.1的数值孔径以及8-9 μ m的芯直径。透镜阵列102可以高效率地提供与SMF匹配的光斑尺寸转换，而突出部104可以提供简单且简洁的手段将透镜阵列的焦距和透镜阵列的垂直定位二者都与波导边缘精确匹配。
[0027]根据一个实施例，阵列102中的透镜可以被设计成提供波导与SMF之间的四到五倍的放大。在光子芯片的边缘处的1χ2μπι波导的光斑尺寸可以被放大到约4χ8μπι或5x10 μ m以与SMF的芯尺寸更好地匹配，SMF的芯尺寸大约在8_9 μ m之间。此外，数值孔径(NA)同时被减小到1/4或1/5以与SMF的NA匹配。可以以与集成到光子芯片的边缘上的光子波导阵列相同的间距构造透镜阵列104，以提供与标准SMF阵列或其它光学器件有效耦合的手段。此处，可以针对给定的波导定制每个透镜阵列耦合元件100，并且可以在同一光子芯片上采用多个耦合元件100以适应芯片上的多个对应波导。透镜阵列102可以是线型的，并且可以具有约250 μ m的间距。250 μ m是光纤阵列的典型间距，但可以采用50 μ m到Imm之间的其它波导和光纤间距。
[0028]尽管采用透镜阵列来在波导和芯片外器件之间转换光的光斑尺寸的益处是显著的，但是由于与处于适当位置的透镜阵列相对于波导边缘的对准相关联的挑战，这些益处难以实现。例如，参考图2，继续参考图1，示例出光子芯片200和集成波导202的边视图。在图3中示例出光子芯片200和波导202的俯视图。此处，集成波导202具有位于光子芯片的边缘206处的孔，并且被设计成水平地将光路由到光子芯片的边缘206或者从光子芯片的边缘206路由光。波导阵列202被制造在位于芯片200的顶面208下若干微米处的内层上。波导202显著不同于将光路由到光子芯片的顶面208或者从光子芯片的顶面208路由光的表面法线波导(surface-normal waveguide),所述表面法线波导具有芯片的最大暴露表面积。边缘导向波导允许使用较大的集成电路以使一个或多个衬底上的不同器件之间的水平耦合容易。此处，与使用复杂的组装工具技术来适当地将透镜阵列与光子芯片的边缘对准和耦合相反，可以采用突出部104来准确地定位透镜阵列。具体地，如上所述，突出部104可以以大大简化的方式提供机械基准或限位物(stop)来将透镜阵列的焦距和透镜阵列的焦点的垂直位置二者都与波导边缘对准。例如，突出部104的深度106可以将波导边缘204与透镜阵列102的焦距(fl)对准，而突出部104的表面114的高度可以将透镜阵列的焦点与波导202的通道(channel) 210的对应边缘垂直对准。这样，表面112用作垂直限位表面，所述垂直限位表面的深度被配置成不仅将波导边缘与透镜阵列的焦距水平对准，也将透镜阵列的焦点与波导的边缘垂直对准。因此，通过以该方式采用突出部104的边缘，可以大大简化透镜阵列与光子芯片200的边缘的对准和附接(attachment),由此在光子电路的制造期间通过透镜阵列实现了各种光学器件元件的简化耦合。透镜阵列元件100可以以250 μ m的间距具有12个透镜元件，该间距与标准光纤阵列匹配。在250 μ m的间距下，元件100的尺寸可以为约0.5mm x3mm。透镜元件可以具有约200 μ m的直径。然而，透镜元件的数目可以为2-100，其中间距为50 μ m-lmm。焦距典型地可以在50 μ m-lmm的范围内。在一个优选实施例中，透镜曲率被选择为从光子波导提供接近准直的光。
[0029]现在参考图4-5，继续参考图1-3，示例出透镜阵列耦合元件200的操作。在图4_5所示的例子中，耦合元件100用于将光子芯片100的波导202耦合到另一光学器件400、500。所述光学器件可以是单模光纤阵列、另一光子芯片200的波导202或者不同的光学器件。此处，元件402可以代表单模光纤或波导通道的外部，而元件404可以表示SMF或波导通道的芯。图4的图示例出透镜阵列对从波导202输出的光的影响。具体地，每一个波导通道的边缘被布置在阵列102的对应透镜的焦点212处，使得离开波导202的光214被修改以使该光的光斑尺寸增加而与光学器件400的芯404的尺寸匹配。例如，光的光斑尺寸可以被放大为其离开波导202之后的尺寸的两倍到十倍，优选四倍。
[0030]图5示例出类似的概念，但光线216沿相反的方向行进，从光学器件500行进到光子芯片200的波导202。此处，将相同的透镜阵列耦合元件100附接到光子芯片200以将光216的光斑尺寸减小到波导202的通道的芯的尺寸。光的光斑尺寸可以被减小到其进入波导202时的尺寸的1/2到1/10,优选1/4。器件500可以表不单模光纤阵列、另一光子芯片202的波导202、激光器阵列或者不同的光学器件。元件502可以代表单模光纤、波导通道的外部或者激光器的外部，而元件504可以表示SMF的芯、波导通道的芯或者激光器件的
-!-H
Λ ο
[0031]根据本发明原理的其它示例性方面，可以通过在透镜阵列元件和光子芯片中都包含机械无源对准特征(feature)来进一步简化透镜阵列元件100的对准。例如,可以使用光刻精确地制造互补配准特征(registrationfeature)。图6_8示例出根据本发明原理的配准特征的一个实现方式。图7提供了光子芯片200的边视图，而图8提供了光子芯片200的俯视图。此处，金属衬垫(pad)602可以被光刻构图(pattern)并且形成在透镜阵列元件100的突出部104的顶面116上。同样,可以使用光刻将互补金属衬垫606形成在光子芯片200的顶面208上。透镜阵列耦合元件100上的金属衬垫602可以与光子芯片上的金属衬垫606共同制造。为了将透镜阵列耦合元件100接合到光子芯片200的边缘，金属衬垫602和606可以对准以允许透镜阵列102中的透镜的焦点与波导202的通道210的边缘之间在横向方向610上的精确对准。为了精确对准，优选使用小接合衬垫的阵列而不是几个较大的接合衬垫。例如，可以使用具有10-50 μ m间隔的尺寸为5-20 μ m的衬垫的阵列。衬垫的数目可以为2-50或更多。
[0032]现在参考图9-11,并且继续参考图1-3和8,示例出根据示例性实施例的包括三维机械基准特征(reference feature)901的透镜阵列稱合元件900。此处,稱合元件900与耦合元件100基本相同，只是多个基准特征901已经被添加到被配置成邻接光子芯片200的顶面208的突出部104的底面903。基准特征901具有长度106与突出部104的深度一致的底面904。如上所述，突出部的深度可以用于将波导的边缘与阵列102中的透镜的焦距对准。基准特征901的底面是平的并且被配置成与耦合元件900的突出部的底面903平行。基准特征901的侧面 906是倾斜的，使得侧面906用作允许透镜阵列耦合元件900适当地安装到光子芯片的向导(guide)。例如，如图10中所示，光子芯片1000可以包括位于芯片的顶面1008内的互补基准特征1002。图11提供了光子芯片1000和透镜阵列900的简化视图。此处，互补特征1002是基本上矩形槽并且包括与基准特征901的表面902的深度一致的深度。此外，透镜阵列元件900的基准特征901的侧面906被配置成在元件900被降低到芯片1000上时邻接抵靠互补特征1002的顶部边缘1004。具体地，侧面906是倾斜的，因为它们不平行于透镜阵列元件的侧面908。表面906的倾斜特征用于在透镜阵列元件900被降低到芯片1000上时在横向方向610上将元件900导引成与波导通道202正确对准。这样，基准特征901可以进一步有利于在透镜阵列102中的透镜的焦点与波导202的通道210的边缘之间的在横向方向上的精确对准。三维基准特征901可以与光子芯片的互补基准特征1002用光刻法共同制造。为了有利于亚微米放置准确性，三维基准特征901和光子芯片的互补基准特征1002可以具有10 μ m量级的尺寸并且可以使用分辨率小于0.1 μ m的光刻技术制造。例如，基准特征1002的重要尺寸是表面的宽度和深度。所述宽度可以具有5-10 μ m的尺寸，而所述深度可以在1-50μηι的范围内。长度的范围可以为50 μ m_500 μ m,并且如上所述，可以与突出部的深度106 —致。光子芯片上的互补特征901可以具有类似的尺寸。
[0033]应当注意，根据其它示例性方面，可以形成二透镜阵列光学耦合。例如，参考图12，不例出一种光学系统，其中第一透镜阵列兀件100被集成在光子芯片200上,并且第二透镜阵列元件1200被集成在另一光学器件400上并且与第一透镜阵列元件100对准。尽管透镜阵列耦合元件100以及对应的光子芯片200在此处用作例子，但是应当注意，上述的任何配准和基准特征都可以被包括在耦合元件和光子芯片中。如图12所示，二透镜装置的特征是其可以在两个透镜之间提供近乎准直的光。准直的光大大放宽了光子芯片200与其透镜阵列元件100以及光学器件400与其透镜阵列1200之间的对准容限，使得能够使用简单的拾放(pick-and-place)组件。可以使用精密组件来如上所述地将透镜元件100集成到光子芯片。类似地，第二透镜阵列1200应当以与芯尺寸相当的精度与器件400的阵列对准。例如，对于光纤芯，对准精度应当在约9μπι内。一旦两个透镜阵列被集成到它们相应的光学器件(例如，光子芯片或光纤阵列)，则这两个透镜阵列之间的准直的光在这两个透镜阵列之间的相对大的偏移(例如，高达10-20 μ m的偏移)下提供两个光学器件之间的有效光学率禹合。这些放宽的对准容限源于光束的准直性质。准直的光入射到透镜上时，透镜将该光聚焦到其焦点。对于在透镜的任何部分入射的光，都是如此。因此，这两个透镜之间的偏移将引起入射到第二透镜上的准直光的偏移，但是其将被导引到焦点。二透镜装置可以用于将光子芯片200耦合到光纤阵列、另一光子芯片或其它类型的光学元件。尽管图12示例出其中光从光子芯片100行进到光学器件400的实施例，但是相同的透镜阵列元件100和1200可以用于在光学器件和光子芯片200之间沿反方向行进的光。在这种情况下，阵列元件100和1200之间的光也将被准直。此处，光学器件可以是光学器件500，并且可以代表单模光纤阵列、另一光子芯片202的波导202、激光器阵列或者不同的光学器件。应当注意，如果光学器件是光子芯片，则透镜阵列元件1200可以是此处描述的任何透镜阵列元件实施例100、900。否则，元件1200实质上可以是具有透镜阵列102但是没有突出部104的块。如图12所示，元件1200的每个透镜可以从与其对准的阵列102中的对应透镜接收光或者向所述对应透镜发送光。
[0034]现在参考图13-17，并且继续参考图1-12，将描述用于制造透镜阵列光学耦合元件100、900以及用于经由元件100、900将光子芯片耦合到另一光学器件的方法1700。如上所述，耦合元件100、900可以包括至少一个用于将来自光子芯片的光耦合到另一光学器件的多透镜阵列。该透镜阵列元件可以包括第一表面上的透镜阵列以及第二表面上的蚀刻突出部，所述突出部提供所述透镜的焦点与光子芯片上的波导的通道的边缘之间在垂直方向上的精确对准。此外，蚀刻表面的长度或深度108提供精确的焦距控制。根据示例性方面，可以使用标准CMOS工艺和技术实现透镜阵列元件100、900的制造、元件100、900在光子芯片上的附接以及光子芯片与另一器件的耦合。元件100、900被以晶片级规模加工，并且方法1700可以与晶片加工完全兼容。
[0035]方法1700可以开始于步骤1702，在步骤1702，提供至少一个衬底1300。衬底1300可以是玻璃、诸如硅的半导体、聚合物或它们的组合。可以利用在光子电路的波长下是透明的任何材料。当前的光子芯片工作于1300nm到1600nm，当然其它波长也是可能的。在该波长范围，诸如熔融硅石和硼硅酸盐的大多数玻璃是透明的。很多半导体也是透明的，例如硅、GaAs、InP、GaP和其它材料。这些材料(熔融硅石、硼硅酸盐、硅、GaAs、InP、GaP)的另外的优点是可以以晶片的形式一即，厚度为0.2到Imm之间且直径在50mm到300mm之间变化的抛光衬底——获得它们。这允许使用在半导体芯片制造中典型地采用的低成本晶片加工来制造透镜元件。例如，标准200_晶片(表面积大于30，OOOmm2)可以提供约20000个具有约1.5mm2 (尺寸为3_ x0.5mm)的典型表面积的透镜阵列。
[0036]在步骤1704，在衬底1300的第一表面1302上制造透镜阵列102。根据一个示例性方面，阵列102的透镜可以是被模制到衬底的表面中或者使用光刻技术蚀刻到衬底的表面中的折射透镜。可以用于透镜制造的工艺可以包括对在衬底晶片上沉积的光致抗蚀剂进行的光刻构图，这在所述表面上得到与每个透镜对应的分立圆柱形光致抗蚀剂特征。然后可以在升高的温度下对光致抗蚀剂进行回流以产生半球形。可以通过控制直径以及回流工艺的温度分布来实现期望的透镜形状。在光致抗蚀剂透镜形成之后，可以对整个衬底进行反应离子蚀刻(RIE)处理。RIE处理从衬底和光致抗蚀剂(透镜)去除了多层材料。一旦光致抗蚀剂(透镜)被完全消耗，则透镜形状可以被转移到衬底中。例如，可以处理图13中的衬底以制造图14中描绘的透镜阵列102。或者，所述透镜可以是被蚀刻到衬底的表面中的衍射透镜。
[0037]在步骤1706，可以在衬底的相反表面1304上形成突出部104。例如，如图13和14所示，可以采用与可以在步骤1704中应用的技术类似的精确光刻和蚀刻技术，来将所述相反表面1304蚀刻到深度106或深度108，这取决于蚀刻方向。此外，可以在所述衬底的表面的区域上进行蚀刻以形成分别具有高度108或106 (取决于蚀刻方向)的突出部104。如上所述，深度106允许阵列102的透镜的焦距与波导202的通道的边缘适当对准，而高度108允许阵列102的透镜的焦点与波导202的通道的边缘垂直对准。因此，突出部104可以同时提供两个轴的精确放置:沿着波导传播方向的光轴以及离开光子芯片表面208的垂直高度。
[0038]可选地，在步骤1708，可以在突出部104上或上方制造对准特征。此处，步骤1708可以与步骤1706同时执行。如上所述，配准特征602可以形成于在突出部104的垂直限位表面112上方并且与该垂直限位表面112正交的表面116上，或者基准特征901可以形成于突出部104的垂直限位表面112上。例如，可以形成底面904和倾斜侧面906以制造基准特征901。这些可以在与突出部的形成时相同的步骤制造。此外，可以在光子芯片的顶面208上分别与特征602或901共同制造互补配准或基准特征606或1002。可以使用两个光刻步骤来制造金属衬垫602和3-D机械限位特征901。这两个步骤可以顺序进行并且每个步骤可以包括用于界定特征的光致抗蚀剂处理。对于金属衬垫602，可以用Cu或Al以及Ti或Cr的粘性层来金属化所界定的特征。对于机械特征901，可以将所述特征直接构图到突出部中，并且可以使用同一 RIE步骤来同时蚀刻突出部和机械特征901。此处，用于在透镜阵列元件和光子芯片二者上制造所述配准或基准特征的光刻和蚀刻技术可以实现小于
0.1um的相对准确度。因此，所述突出部可以提供约0.1 μ m的准确度以将透镜阵列元件组装到光子芯片上。应当注意，尽管在图9-11中描绘的实施例示例出特征901被蚀刻到耦合元件900上，但是在备选实施例中，特征901可以代替特征1002而被蚀刻到光子芯片上。此外，在这种情况下，代替特征901，特征1002可以被蚀刻到耦合元件900的突出部中。
[0039]在步骤1709，可以使透镜阵列元件100、900的突出部与光子芯片200的侧边缘表面206对准并且与波导202的边缘204对准。例如，如上所述，垂直限位表面112的深度106可以用于将波导的边缘104与透镜阵列的焦距水平对准。此外，垂直限位表面112也可以用于将透镜阵列的焦点与波导的边缘垂直对准，而与表面112正交的表面114可以用作针对光子芯片200的边缘206的边缘限位表面。此外，如上所述，可选的基准特征602/606或90/1002可以用于实现透镜阵列与波导边缘的横向对准。例如，透镜阵列元件100上的凸出基准特征901可以被降低到光子芯片200的槽1002中并且被布置于槽1002中。具体地，当透镜阵列元件100被降低时，倾斜的侧面906可以在槽1002的边缘1004上滑动，由此导引透镜阵列元件100来进行透镜阵列的焦点与波导边缘之间的横向对准。或者，参考图3，如果未采用基准特征602/606或901/1004，则透镜阵列元件100的长度118可以被配置成与光子芯片200的宽度218匹配。例如，可以在步骤1702提供具有这种匹配长度的衬底，或者可以在步骤1702提供较大的衬底并且在步骤1704或1706将该较大的衬底蚀刻到所述匹配长度。在这种情况下，透镜阵列元件100的侧面120a和120b可以分别与光子芯片200的侧面220a和220b对准以实施步骤1709。
[0040]在步骤1710，可以将透镜阵列元件100、900接合到光子芯片200、1000。如上所述，突出部104和可选的配准或基准特征可以用于对阵列元件100、900以及光子芯片200、1000进行定位，使得波导202的通道的边缘与阵列102中的透镜的焦点精确对准。透镜阵列与光子芯片的接合可以使用诸如环氧树脂的粘合剂或通过焊接进行，所述焊接例如使用上述的金属衬垫602和606。在这两种情况下，对于实施例900，都通过蚀刻到透镜阵列中(901)和光子芯片中(1002)的3-D特征来限定所述对准。所述粘合剂或焊料可以用于将两个部件锚定在一起，而所述3-D蚀刻特征提供这两个部件之间的亚微米配准。
[0041]可选地，在步骤1712，可以提供第二透镜阵列元件1200以实现例如如上文中参考图12所描述的二透镜阵列耦合系统。
[0042]可选地，在步骤1714，可以将第二透镜阵列元件1200耦合到一个或多个其它光学器件400、500。例如，如果所述其它光学器件是具有对应波导202的另一光子芯片200、1000，则透镜阵列元件1200可以被耦合到所述光子芯片，如上文中针对步骤1710所描述的。
[0043]在步骤1716，光子芯片200、1000可以经由透镜阵列元件100、900被耦合到一个或多个其它光学器件400、500，例如如上文中针对图4、5和/或12所描述的。尽管透镜阵列元件100、900与波导200精确对准，但是由于透镜阵列102的使用，所述透镜阵列元件与其它光学器件400、500的对准被显著放宽。例如，如果光子芯片200、1000所要耦合到的光学器件是光纤阵列，则透镜与光纤的对准被放宽了放大倍数。例如，对于提供五倍放大的放大透镜，与对接耦合所需的0.5 μ m精确度相对，对准容限近似为+/-2.5到3 μ m。类似地，光纤阵列的制造精确度也放宽到类似的容限。此外，使用透镜之间光近乎准直的二透镜光学耦合系统可以提供+/-10 μ m或更大的对准容限。
[0044]应当注意，尽管对于透镜阵列耦合元件100、900的制造已经描述了仅使用单个衬底，但是可以使用由相同或不同材料构成的两个不同衬底来制造耦合元件100、900。如上所述，所述材料可以是玻璃、诸如硅的半导体、聚合物或它们的组合。此处，两个晶片可以沿着图13-16中的界面1310层叠或熔合在一起并且可以作为步骤1702中的衬底提供。以这种方式使用两个晶片可以提高所蚀刻的突出部的表面质量，因为界面1310可以用作在步骤1706制造突出部时的蚀刻停止物(例如，氧化物)。这得到了用于最佳光学对接的平滑表面。应当注意，此处描述的所有光刻构图都与在衬底的顶面和底面上的晶片级加工兼容。
[0045]已经描述了与透镜阵列光学耦合到光子芯片有关的优选实施例(这些优选实施例旨在示例而并非限制)，应当注意，本领域技术人员可以根据上述教导作出修改和改变。因此，应当理解，可以在由所附权利要求书限定的本发明的范围内在所公开的具体实施例中作出改变。由此已经描述了专利法所要求的具有细节和特殊性的本发明的方面，在所附的权利要求中阐述了受专利证书保护的所要求保护的和所希望的本发明的方面。
【权利要求】
1.一种光子集成电路装置，包括: 光子芯片(200 )，其包括在所述光子芯片的侧边缘表面处具有孔的波导(202 );以及 透镜阵列耦合元件(100)，其安装在所述光子芯片的顶面上以及所述侧边缘表面上，所述耦合元件包括透镜阵列(102)并且包括突出部(104)，所述透镜阵列(102)被配置成修改进入或离开所述波导的光的光斑尺寸，所述突出部(104)位于所述耦合元件的与所述透镜阵列相反并且邻接所述光子芯片的顶面的一侧上，所述突出部包括垂直限位表面(112)，所述垂直限位表面(112)具有被配置成将所述波导的边缘与所述透镜阵列的焦距水平对准并且将所述透镜阵列的焦点与所述波导的所述边缘垂直对准的深度。
2.权利要求1所述的装置，其中，所述突出部(104)包括第二表面(114)，该第二表面(114)具有被配置成利用所述焦点和所述波导的所述边缘实现所述垂直对准的高度。
3.权利要求1所述的装置，其中，所述突出部(104)还包括至少一个基准特征(901)，并且其中所述光子芯片的顶面还包括与所述至少一个基准特征对准的至少一个互补特征(1002)，并且其中所述特征被配置成为所述透镜阵列的焦点与所述波导的所述边缘之间的横向对准提供基准。
4.权利要求3所述的装置，其中，所述至少一个基准特征被布置在位于所述垂直限位表面上方并且与所述垂直限位表面正交的第三表面(116)上，并且其中所述至少一个基准特征(602)和所述至少一个互补特征(606)是导电衬垫。
5.权利要求3所述的装置，其中，所述至少一个互补特征是至少一个槽(1002)，并且其中所述至少一个基准特征(901)从所述垂直限位表面凸出并且被布置在所述至少一个互补特征中。
6.权利要求5所述的装置，其中，所述至少一个基准特征包括倾斜的侧面(906)，所述倾斜的侧面(906)被配置成在所述至少一个互补特征的边缘(1004)上滑动以用作所述透镜阵列的焦点与所述波导的所述边缘之间的横向对准的向导。
7.一种光子集成电路稱合系统，包括: 光子芯片(200 )，其包括在所述光子芯片的侧边缘表面处具有孔的波导(202 ); 另外的光学器件，其被配置成向所述波导的所述孔发送(500)光或从所述孔接收(400)光；以及 透镜阵列耦合元件(100)，其安装在所述光子芯片的顶面上以及所述侧边缘表面上，所述耦合元件包括透镜阵列(102)，所述透镜阵列(102)被配置成修改在所述波导与所述另外的光学器件之间传播的光的光斑尺寸，所述耦合元件还包括突出部(104)，所述突出部(104)位于所述耦合元件的与所述透镜阵列相反并且邻接所述光子芯片的顶面的一侧上，所述突出部包括垂直限位表面(112)，所述垂直限位表面(112)具有被配置成将所述波导的边缘与所述透镜阵列的焦距水平对准并且将所述透镜阵列的焦点与所述波导的所述边缘垂直对准的深度。
8.权利要求7所述的系 统，其中，所述另外的光学器件是包括第二波导的第二光子芯片、是光纤阵列或者是激光器阵列。
9.权利要求8所述的系统，其中，所述另外的光学器件包括第二透镜阵列(1200)，所述第二透镜阵列(1200)与所述耦合元件的所述透镜阵列对准，以使光在所述第二透镜阵列与所述耦合元件的所述透镜阵列之间被准直。
10.权利要求7所述的系统，其中，所述突出部(104)还包括至少一个基准特征(901)，并且其中所述光子芯片的顶面还包括与所述至少一个基准特征对准的至少一个互补特征(1002)，并且其中所述特征被配置成为所述透镜阵列的焦点与所述波导的所述边缘之间的横向对准提供基准。
11.权利要求10所述的系统，其中，所述至少一个基准特征被布置在位于所述垂直限位表面上方并且与所述垂直限位表面正交的第三表面(116)上，并且其中所述至少一个基准特征(602)和所述至少一个互补特征(606)是导电衬垫。
12.权利要求10所述的系统，其中，所述至少一个互补特征是槽(1002)，并且其中所述至少一个基准特征(901)从所述垂直限位表面凸出并且被布置在所述至少一个互补特征中。
13.权利要求12所述的系统，其中，所述至少一个基准特征包括倾斜的侧面(906)，所述倾斜的侧面(906)被配置成在所述至少一个互补特征的边缘(1004)上滑动以用作所述至少一个透镜的焦点与所述波导的所述边缘之间的横向对准的向导。
14.一种光子芯片稱合器件(100),包括: 第一部分，其包括至少一个透镜(102)，所述至少一个透镜(102)被配置成修改在光学器件与波导之间传播的光的光斑尺寸，所述波导位于光子芯片的侧边缘表面处并且水平地导引光；以及 第二部分，其位于所述耦合器件的相对于所述第一部分的相反侧上，所述第二部分包括具有第一表面(112)的突出部(104)，所述第一表面(112)具有被配置成将所述波导的边缘与所述至少一个透镜的焦距水平对准的深度，其中所述第一表面还被配置成邻接所述光子芯片的顶面并且用作垂直限位物，以使得所述突出部将所述至少一个透镜的焦点与位于所述光子芯片 的所述侧边缘表面处的所述波导的所述边缘垂直对准。
15.权利要求14所述的器件，其中，所述突出部(104)包括第二表面(114)，该第二表面(114)具有被配置成利用所述焦点和所述波导的所述边缘实现所述垂直对准的高度。
16.权利要求14所述的器件，其中，所述突出部还包括至少一个基准特征(901)，所述基准特征(901)被配置成为所述至少一个透镜的焦点与所述波导的所述边缘之间的横向对准提供基准。
17.权利要求16所述的器件，其中，所述至少一个基准特征是布置在第三表面(116)上的至少一个导电衬垫(602),所述第三表面(116)位于所述第一表面上方并且与所述第一表面正交。
18.权利要求16所述的器件，其中，所述至少一个基准特征位于所述第一表面(112)上并且包括底面(904 )，所述底面(904 )的长度等于所述第一表面的深度。
19.权利要求16所述的器件，其中，所述至少一个基准特征包括倾斜的侧面(906)，所述倾斜的侧面(906)被配置成用作所述至少一个透镜的焦点与所述波导的所述边缘之间的横向对准的向导。
20.一种制造光子集成电路装置的方法，包括: 在衬底的第一表面上制造(1704)透镜阵列； 在所述衬底的与所述衬底的所述第一表面相反的第二表面上蚀刻(1706)突出部，所述突出部包括垂直限位表面和边缘限位表面；通过采用所述垂直限位表面的深度来水平地对准波导的边缘与所述透镜阵列的焦距并且采用所述垂直限位表面来垂直地对准所述透镜阵列的焦点与所述波导的所述边缘，将所述第二表面与光子芯片的侧边缘表面对准(1709)，所述波导将光水平地导入或导出所述侧边缘表面；以及 将所述突出部接合(1710)到所述光子芯片，以使得所述垂直限位表面邻接所述光子芯片的顶面并且所述边缘限位表面邻接所述光子芯片的所述侧边缘。
21.权利要求20所述的方法，还包括: 在所述突出部上制造(1708)至少一个基准特征并且在所述光子芯片的顶面上制造(1708)至少互补特征，其中所述对准包括采用所述特征作为所述透镜阵列的焦点与所述波导的所述边缘之间的横向对准的基准。
22.权利要求21所述的方法，其中，所述至少一个基准特征和所述至少一个互补特征是导电衬垫，并且其中所述制造还包括在第三表面上形成所述导电衬垫中的至少一个，所述第三表面位于所述垂直限位表面上方并且与所述垂直限位表面正交。
23.权利要求21所述的方法，其中，所述至少一个互补特征是至少一个槽，其中所述制造所述至少一个基准特征包括在所述垂直限位表面上形成所述至少一个基准特征，并且其中所述对准包括将所述至少一个基准特征布置在所述至少一个槽中。
24.权利要求23所述的方法，其中，所述制造所述至少一个基准特征包括在所述至少一个基准特征上形成倾斜的侧面，并且其中所述对准包括在所述至少一个互补特征的边缘上滑动所述倾斜的侧面以将所述透镜阵列的焦点与所述波导的所述边缘横向对准。
25.权利要求20所述的方法，还包括: 通过熔合两个晶片以使得所述两个晶 片之间的界面为用于所述蚀刻的蚀刻停止物，来提供(I702)所述衬底。
【文档编号】G02B6/32GK103890625SQ201280039702
【公开日】2014年6月25日 申请日期:2012年7月27日 优先权日:2011年8月16日
【发明者】F·E·多安, B·G·李, C·L·朔 申请人:国际商业机器公司