一种阵列基板及其制备方法、液晶显示面板的制作方法
【专利摘要】本发明实施例提供一种阵列基板及其制备方法、液晶显示面板，在形成刻蚀阻挡层时，无需形成通孔，而是在形成钝化层时，形成暴露氧化物半导体层源漏极区域的通孔，使得像素透明导电氧化物层沉积在所述通孔中，与所述源漏极区域接触以形成源漏极，并使得源漏极区域之一和像素区域的像素透明导电氧化物层相连。从而在阵列基板的制备过程中，减少了在刻蚀阻挡层光刻出通孔需要的Mask，简化阵列基板的制备工艺，减低制备成本。
【专利说明】一种阵列基板及其制备方法、液晶显示面板
【技术领域】
[0001]本发明涉及平板显示【技术领域】，尤其涉及一种阵列基板及其制备方法、液晶显示面板。
【背景技术】
[0002]目前,在利用氧化物薄膜场效应晶体管(Thin Film Transistor,TFT)驱动扭曲向列型液晶显不器(Twisted Nematic Liquid Crystal Display, TN-LCD)的技术中，直至形成像素氧化铟锡层(Pixel ITO层)，阵列基板的制备过程需要用到6张掩膜板(Mask)。分别用Maskl、Mask2、Mask3、Mask4、Mask5和Mask6表不6张Mask,阵列基板的制备过程可以具体包括以下步骤:
[0003]第一步、在透明基板上，沉积金属薄膜，及利用Maskl在该金属薄膜上刻蚀出栅极。
[0004]第二步、形成栅绝缘层。
[0005]第三步、沉积氧化物半导体薄膜，及利用Mask2在该氧化物半导体薄膜上刻蚀出图案，形成氧化物半导体层。
[0006]第四步、形成刻蚀阻挡层(Etch-stop layer, ESL层),及利用Mask3在ESL层上刻出通孔(via孔)。
[0007]第五步、沉积金属薄膜，及利用Mask4在该金属薄膜上形成金属层，所述金属层包括数据线和源漏极。
[0008]第六步、形成钝化层(Passivation层),及利用Mask5在钝化层刻蚀出通孔。
[0009]第七步、沉积氧化铟锡(ΙΤ0)薄膜，及利用Mask6在该ITO薄膜上刻蚀出图案，形成 Pixel ITO 层。
[0010]现有技术制备出的阵列基板像素区域的结构示意图可以如图1所示。其中，由于钝化层是透明的，且覆盖了透明基板的绝大部分区域，因此，在图1中未标识出钝化层。另夕卜，Pixel ITO层07透明度也比较好，但在图1中，在未示出钝化层的情况下，为了清楚表示Pixel ITO层07和金属层05的位置关系，Pixel ITO层07和金属层05的重叠部分，仅Pixel ITO层07可见。透明基板在图1中未示出。
[0011]如图1所示，金属层05填充位于刻蚀阻挡层04的通孔08，使得金属层05与氧化物半导体层03接触，Pixel ITO层07填充位于钝化层的通孔08，使得Pixel ITO层07与金属层05接触。
[0012]如图2所示为图1中AA’位置的横截面示意图，包括在透明基板00上依次形成的栅极01、栅绝缘层02、氧化物半导体层03、刻蚀阻挡层04、金属层05、钝化层06和PixelITO 层 07。
[0013]综上所述，现有技术需要用到6张Mask来实现阵列基板制备，制备工艺较为复杂，且制备成本较高。
【发明内容】
[0014]本发明实施例提供一种阵列基板及其制备方法、液晶显示面板，用于减少阵列基板制备需要的Mask数量。
[0015]本发明提供的阵列基板，包含TFT，所述TFT包括基板，以及在所述基板上依次形成的栅极，栅绝缘层，氧化物半导体层，刻蚀阻挡层，钝化层和像素透明导电氧化物层；
[0016]在位于所述氧化物半导体层上方的所述刻蚀阻挡层和所述钝化层上形成有两个第一通孔，分别暴露所述氧化物半导体层，所述氧化物半导体层暴露的区域形成源漏极区域；
[0017]所述像素透明导电氧化物层沉积在所述第一通孔中，与所述氧化物半导体层的源漏极区域接触以形成源漏极，且所述像素透明导电氧化物层还沉积在所述阵列基板的像素区域；所述源漏极区域之一和像素区域的像素透明导电氧化物层相连。
[0018]本发明提供一种阵列基板的制备方法，所述方法包括:
[0019]提供一基板；
[0020]在所述基板上，沉积金属薄膜，利用第一掩膜板在该金属薄膜上光刻出栅极；
[0021]在栅极和基板上，沉积形成栅绝缘层；
[0022]在栅绝缘层上沉积氧化物半导体薄膜，利用第二掩膜板在该氧化物半导体薄膜上光刻出图案，形成氧化物半导体层；
[0023]在氧化物半导体层上沉积形成刻蚀阻挡层；
[0024]在刻蚀阻挡层上沉积金属薄膜，利用第三掩膜板在该金属薄膜上形成金属层，所述金属层包括数据线；
[0025]在金属层、刻蚀阻挡层上沉积形成钝化层，利用第四掩膜板在钝化层上光刻出第一通孔和第二通孔，所述第一通孔位于所述氧化物半导体层上方的所述刻蚀阻挡层和所述钝化层，暴露所述氧化物半导体层，所述氧化物半导体层暴露的区域形成源漏极区域，所述第二通孔位于所述数据线上方的所述钝化层，暴露所述数据线；
[0026]在钝化层上沉积透明导电氧化物薄膜，利用第五掩膜板在该透明导电氧化物薄膜上光刻出图案，形成像素透明导电氧化物层；
[0027]其中，所述像素透明导电氧化物层沉积在所述第一通孔和第二通孔中，分别与所述氧化物半导体层的源漏极区域、以及所述数据线接触，且所述数据线和氧化物半导体层的源漏极区域通过所述像素透明导电氧化物层形成跨桥连接。
[0028]本发明提供一种液晶显示面板，所述液晶显示面板包括对盒设置的彩膜基板和如上所述的阵列基板，所述彩膜基板和所述阵列基板之间填充有液晶。
[0029]根据本发明实施例提供的方案，在形成刻蚀阻挡层时，无需形成通孔，而是在形成钝化层时，形成暴露氧化物半导体层源漏极区域的通孔，使得像素透明导电氧化物层沉积在所述通孔中，与所述源漏极区域接触以形成源漏极，并使得源漏极区域之一和像素区域的像素透明导电氧化物层相连。从而在阵列基板的制备过程中，减少了在刻蚀阻挡层光刻出通孔需要的Mask，简化阵列基板的制备工艺，减低制备成本。
【专利附图】
【附图说明】
[0030]图1为现有技术提供的阵列基板像素区域的结构示意图；[0031]图2为现有技术提供的图1中AA’位置的横截面示意图；
[0032]图3为本发明实施例一提供的阵列基板像素区域的结构示意图；
[0033]图4为本发明实施例一提供的图3中AA’位置的横截面示意图；
[0034]图5 (a)?图5 (e)为本发明实施例二提供的阵列基板的结构示意图。
【具体实施方式】
[0035]以下结合说明书附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0036]实施例一、
[0037]本发明实施例一提供了一种阵列基板，该阵列基板像素区域的结构示意图可以如图3所示，图4为图3中AA’位置的横截面示意图，下面结合图3和图4对本实施例提供的阵列基板进行说明。
[0038]在本实施例中，阵列基板包含TFT，所述TFT包括基板11，以及在所述基板上依次形成的栅极12，栅绝缘层13，氧化物半导体层14，刻蚀阻挡层15，钝化层17和像素透明导电氧化物层19。
[0039]所述基板11可以为透明基板，较优的，所述基板11可以为透明玻璃基板；所述栅极12可以用于加载扫描信号，控制氧化物半导体层14导通或不导通；所述栅绝缘层13可以用于隔离栅极12和氧化物半导体层14，避免短路。所述刻蚀阻挡层15用于保护氧化物半导体层14，避免在后续刻蚀工艺中损伤氧化物半导体层14。所述钝化层17用于实现对阵列基板上各部分的钝化保护。所述像素透明导电氧化物层19可以作为像素电极，驱动液晶显不。
[0040]在本实施例中，在位于所述氧化物半导体层14上方的所述刻蚀阻挡层15和所述钝化层17上形成有两个第一通孔18，分别暴露所述氧化物半导体层14，所述氧化物半导体层14暴露的区域形成源漏极区域；
[0041]所述像素透明导电氧化物层19沉积在所述第一通孔18中，与氧化物半导体层14的源漏极区域接触以形成源漏极，且所述像素透明导电氧化物层19还沉积在所述阵列基板的像素区域；所述源漏极区域之一和像素区域的像素透明导电氧化物层19相连。
[0042]阵列基板上的栅极12、所述像素透明导电氧化物层19与氧化物半导体层14的源漏极区域接触形成的源漏极共同实现阵列基板像素区域的TFT开关功能，控制氧化物半导体层14导通或不导通。
[0043]即在本实施例中，无需在氧化物半导体层上沉积金属来形成源漏极，而是通过在氧化物半导体层上方的刻蚀阻挡层和钝化层上形成通孔，在通孔中沉积像素透明导电氧化物层，通过沉积的像素透明导电氧化物层来形成源漏极。因此，无需在形成刻蚀阻挡层时，在刻蚀阻挡层上形成通孔，来使得金属形成的源漏极和氧化物半导体层接触，而是可以在针对钝化层进行的掩膜操作时，形成用于像素透明导电氧化物层和氧化物半导体层接触的通孔，从而相对于现有技术，减少了一张掩模板，简化了阵列基板的制备工艺，节约了制备成本。
[0044]进一步的，所述阵列基板还包括在所述刻蚀阻挡层15和所述钝化层17之间形成的数据线16，所述数据线16和所述栅极12在宏观上横纵交叉围设形成阵列基板的像素区域；
[0045]在位于所述数据线16上方的所述钝化层17上形成有第二通孔22，暴露所述数据线16 ;所述像素透明导电氧化物层19沉积在所述第二通孔22中，与所述数据线16接触；所述数据线16与所述源漏极区域之一通过像素区域的像素透明导电氧化物层19形成跨桥连接，从而使得数据线可以与源漏极相连。
[0046]需要说明的是，本实施例提供的阵列基板的驱动电路区域也可以通过所述像素透明导电氧化物层19形成跨桥连接，阵列基板的驱动电路区域的结构未在图3和图4中示出:
[0047]具体的，所述阵列基板还包含一驱动电路，所述驱动电路包括与所述栅极12同层的第一导电层，以及与所述数据线16同层的第二导电层；
[0048]在位于所述第一导电层上方的所述栅绝缘层13、所述刻蚀阻挡层15和所述钝化层17形成第三通孔，暴露所述第一导电层；在位于所述第二导电层上方的所述钝化层17形成第四通孔，暴露所述第二导电层；
[0049]所述像素透明导电氧化物层19沉积在所述第三通孔和第四通孔中，分别与所述第一导电层、以及所述第二导电层接触，且所述第一导电层和所述第二导电层通过所述像素透明导电氧化物层19形成跨桥连接。
[0050]第一通孔18和第二通孔22开口可以为长方形。
[0051 ] 在本实施例中，第一通孔18和第二通孔22开口还可以为圆形，且直径可以为3?20微米；或者，第一通孔18和第二通孔22开口还可以为正方形，且每个边长可以为3?20微米。
[0052]当然，在阵列基板的驱动电路区域，第三通孔和第四通孔的开口可以与第一通孔18相同。且通孔的形状、大小可以不限定为以上方案。
[0053]较优的，在本实施例中，像素透明导电氧化物层19的材料可以为氧化铟锡ITO或氧化铟锌ΙΖ0。当然，像素透明导电氧化物层的材料可以不限定为以上较优方案。
[0054]较优的，在本实施例中，所述氧化物半导体层14的材料可以为铟镓锌氧化物。当然，氧化物半导体层14的材料可以不限定为以上较优方案。
[0055]需要说明的是，由于钝化层17是透明的，且覆盖了基板11的绝大部分区域，因此，在图3中未标识出钝化层17。另外，像素透明导电氧化物层19透明度比较好，但在图3中，在未示出钝化层17的情况下，为了表明像素透明导电氧化物层19和其他层的位置关系，像素透明导电氧化物层19和其他层的重叠部分，仅像素透明导电氧化物层19可见。同时，基板11在图3中也未示出。
[0056]进一步的，本发明实施例二提供一种阵列基板的制备方法，以形成本发明实施例一提供的阵列基板。
[0057]实施例二、
[0058]本发明实施例二提供一种阵列基板的制备方法，该方法可以包括以下步骤:
[0059]第一步、形成栅极和第一导电层。
[0060]在本步骤中，可以在基板11上，沉积金属薄膜，利用第一掩膜板在该金属薄膜上光刻出栅极12和第一导电层20。至此，利用第一张掩膜板形成了栅极12和第一导电层20。[0061]第二步、形成栅绝缘层。
[0062]在本步骤中，可以在栅极12和基板11上，沉积形成栅绝缘层13。此时形成的阵列基板可以如图5 (a)所示。
[0063]第三步、形成氧化物半导体层。
[0064]在本步骤中，可以在栅绝缘层13上沉积氧化物半导体薄膜，利用第二掩膜板在该氧化物半导体薄膜上光刻出图案，形成氧化物半导体层14，所述氧化物半导体层14上包括源漏极区域，所述源漏极区域用于形成源漏极。至此，利用第二张掩膜板形成了氧化物半导体层14。此时形成的阵列基板可以如图5 (b)所示。
[0065]第四步、形成刻蚀阻挡层。
[0066]在本步骤中，可以在氧化物半导体层14上沉积形成刻蚀阻挡层15。
[0067]第五步、形成金属层。
[0068]在本步骤中，可以在刻蚀阻挡层15上沉积金属薄膜，利用第三掩膜板在该金属薄膜上形成金属层，所述金属层包括数据线16和第二导电层21。至此，利用第三张掩膜板形成了金属层。此时形成的阵列基板可以如图5 (c)所示。
[0069]第六步、形成钝化层。
[0070]在本步骤中，可以在金属层、刻蚀阻挡层15上沉积形成钝化层17，利用第四掩膜板在钝化层17上光刻出第一通孔18、第二通孔22、第三通孔23和第四通孔24。至此，利用第四张掩膜板在钝化层17上形成了通孔。此时形成的阵列基板可以如图5 (d)所示。
[0071]具体的，如图5 (d)所示，在本步骤中，可以利用第四掩膜板在钝化层17上进行深浅孔光刻，分别刻蚀出第一通孔18、第二通孔22、第三通孔23和第四通孔24。
[0072]第一通孔18用于后续像素透明导电氧化物层19与所述源漏极区域接触，第二通孔22用于后续像素透明导电氧化物层19与所述数据线16接触，第三通孔23用于后续像素透明导电氧化物层19与所述第一导电层20接触。为了分别露出所述源漏极区域、所述数据线16和所述第一导电层20，因此，第一通孔18、第二通孔22和第三通孔23深度不同。第四通孔24用于后续像素透明导电氧化物层19与所述第二导电层21接触。由于第二导电层21和数据线16位于同一层，因此，第二通孔22和第四通孔24深度相同。
[0073]通过深浅孔光刻，可以一次性刻蚀出三种深度的通孔，从而一次性完成第一通孔
18、第二通孔22、第三通孔23和第四通孔24的刻蚀，提高阵列基板的制备效率。
[0074]第七步、形成像素透明导电氧化物层。
[0075]在本步骤中，可以在钝化层17上沉积透明导电氧化物薄膜，利用第五掩膜板在该透明导电氧化物薄膜上光刻出图案，形成像素透明导电氧化物层19。至此，利用第五张掩膜板形成了像素透明导电氧化物层19。此时形成的阵列基板可以如图5 (e)所示。
[0076]如图5 Ce)所示，在所述阵列基板的像素区域，所述像素透明导电氧化物层19沉积在所述第一通孔18和第二通孔22中，分别与氧化物半导体层的源漏极区域、以及所述数据线16接触，且所述数据线16和所述源漏极区域通过所述像素透明导电氧化物层19形成跨桥连接。在所述阵列基板的驱动电路区域，所述像素透明导电氧化物层19沉积在第三通孔23和第四通孔24中，分别与所述第一导电层20、以及所述第二导电层21接触，且所述第一导电层20和所述第二导电层21通过所述像素透明导电氧化物层19形成跨桥连接。
[0077]通过本实施例的说明，进一步解释了到形成像素透明导电氧化物层，本发明实施例提供的阵列基板的制备过程只需要5张掩膜板，相对于现有技术减少了一张掩膜板，简化了制备工艺，减少了制备成本。
[0078]更进一步的，本发明实施例还可以提供一种液晶显示面板，所述液晶显示面板包括对盒设置的彩膜基板和如实施例一所述的阵列基板，所述彩膜基板和所述阵列基板之间填充有液晶。
[0079]以上实施例是为更好的说明本发明技术方案，本领域技术人员所知，本发明也包括以上实施例所述技术方案实质等效或等同的方案，并不应以实施例所述具体情形作为对本发明权利要求的限制。此外，尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
[0080]显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
【权利要求】
1.一种阵列基板，其特征在于，包含TFT，所述TFT包括基板，以及在所述基板上依次形成的栅极，栅绝缘层，氧化物半导体层，刻蚀阻挡层，钝化层和像素透明导电氧化物层； 在位于所述氧化物半导体层上方的所述刻蚀阻挡层和所述钝化层上形成有两个第一通孔，分别暴露所述氧化物半导体层，所述氧化物半导体层暴露的区域形成源漏极区域； 所述像素透明导电氧化物层沉积在所述第一通孔中，与所述氧化物半导体层的源漏极区域接触以形成源漏极，且所述像素透明导电氧化物层还沉积在所述阵列基板的像素区域；所述源漏极区域之一和像素区域的像素透明导电氧化物层相连。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括在所述刻蚀阻挡层和所述钝化层之间形成的数据线； 在位于所述数据线上方的所述钝化层上形成有第二通孔，暴露所述数据线； 所述像素透明导电氧化物层沉积在所述第二通孔中，与所述数据线接触； 所述数据线与所述源漏极区域之一通过像素区域的像素透明导电氧化物层形成跨桥连接。
3.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包含一驱动电路，所述驱动电路包括与所述栅极同层的第一导电层，以及与所述数据线同层的第二导电层； 在位于所述第一导电层上方的所述栅绝缘层、所述刻蚀阻挡层和所述钝化层形成第三通孔，暴露所述第一导电层；在位于所述第二导电层上方的所述钝化层形成第四通孔，暴露所述第二导电层； 所述像素透明导电氧化物层沉积在所述第三通孔和第四通孔中，分别与所述第一导电层、以及所述第二导电层接触，且所述第一导电层和所述第二导电层通过所述像素透明导电氧化物层形成跨桥连接。
4.如权利要求1~3任一所述的阵列基板，其特征在于，所述第一通孔、第二通孔、第三通孔和第四通孔开口为长方形。
5.如权利要求1~3任一所述的阵列基板，其特征在于，所述氧化物半导体层的材料为铟镓锌氧化物。
6.如权利要求1~3任一所述的阵列基板，其特征在于，所述像素透明导电氧化物层的材料为氧化铟锡ITO或氧化铟锌ΙΖ0。
7.—种阵列基板的制备方法，其特征在于，所述方法包括: 提供一基板； 在所述基板上，沉积金属薄膜，利用第一掩膜板在该金属薄膜上光刻出栅极； 在栅极和基板上，沉积形成栅绝缘层； 在栅绝缘层上沉积氧化物半导体薄膜，利用第二掩膜板在该氧化物半导体薄膜上光刻出图案，形成氧化物半导体层； 在氧化物半导体层上沉积形成刻蚀阻挡层； 在刻蚀阻挡层上沉积金属薄膜，利用第三掩膜板在该金属薄膜上形成金属层，所述金属层包括数据线； 在金属层、刻蚀阻挡层上沉积形成钝化层，利用第四掩膜板在钝化层上光刻出第一通孔和第二通孔，所述第一通孔位于所述氧化物半导体层上方的所述刻蚀阻挡层和所述钝化层，暴露所述氧化物半导体层，所述氧化物半导体层暴露的区域形成源漏极区域，所述第二通孔位于所述数据线上方的所述钝化层，暴露所述数据线； 在钝化层上沉积透明导电氧化物薄膜，利用第五掩膜板在该透明导电氧化物薄膜上光刻出图案，形成像素透明导电氧化物层； 其中，所述像素透明导电氧化物层沉积在所述第一通孔和第二通孔中，分别与所述氧化物半导体层的源漏极区域、以及所述数据线接触，且所述数据线和氧化物半导体层的源漏极区域通过所述像素透明导电氧化物层形成跨桥连接。
8.如权利要求7所述的方法，其特征在于，所述金属层还包括第二导电层；且， 利用第一掩膜板在该金属薄膜上光刻出栅极，具体包括: 利用第一掩膜板在该金属薄膜上光刻出栅极和第一导电层； 利用第四掩膜板在钝化层上光刻出第一通孔和第二通孔，具体包括: 利用第四掩膜板在钝化层上光刻出第一通孔、第二通孔、第三通孔和第四通孔，其中，所述第三通孔位于所述第一导电层上方的所述栅绝缘层、所述刻蚀阻挡层和所述钝化层，暴露所述第一导电层；所述第四通孔位于所述第二导电层上方的所述钝化层，暴露所述第二导电层； 贝U，所述像素透明导电氧化物层还沉积在所述第三通孔和第四通孔中，分别与所述第一导电层、以及所述第二导电层接触，且所述第一导电层和所述第二导电层通过所述像素透明导电氧化物层形成跨 桥连接。
9.如权利要求8所述的方法，其特征在于，利用第四掩膜板在钝化层上光刻出第一通孔、第二通孔、第三通孔和第四通孔，具体包括: 利用第四掩膜板在钝化层上进行深浅孔光刻，分别刻蚀出第一通孔、第二通孔、第三通孔和第四通孔，其中，第一通孔、第二通孔和第三通孔深度不同，第二通孔和第四通孔深度相同。
10.一种液晶显示面板，其特征在于，所述液晶显示面板包括对盒设置的彩膜基板和如权利要求1~6任一所述的阵列基板，所述彩膜基板和所述阵列基板之间填充有液晶。
【文档编号】G02F1/1333GK103915444SQ201310122639
【公开日】2014年7月9日 申请日期:2013年4月10日 优先权日:2013年4月10日
【发明者】楼均辉 申请人:上海天马微电子有限公司, 天马微电子股份有限公司