空白掩模、使用其的光掩模及半导体器件的制造方法与流程

本实施例涉及一种空白掩模、使用其的光掩模及半导体器件的制造方法。

背景技术：

1、由于半导体装置等的高集成化，需要半导体装置的电路图案精细化。由此，进一步强调使用光掩模来在晶圆表面上显影电路图案的技术、即光刻技术的重要性。

2、为了显影精细化了的电路图案，需要在曝光工艺中所使用的曝光光源的短波长化。最近使用的曝光光源包括arf准分子激光器(波长193nm)等。

3、另一方面，光掩模包括二元掩模(binary mask)、相移掩模(phase sh ift mask)等。

4、二元掩模具有在透光基板上形成有遮光层图案的结构。在二元掩模的形成有图案的表面上，通过不包括遮光层的透射部使曝光光线透射，而包括遮光层的遮光部阻挡曝光光线，从而在晶圆表面的抗蚀剂膜上对图案进行曝光。然而，在二元掩模中，随着图案变得更精细，由于在曝光工艺中在透射部的边缘处所产生的光的衍射，精细图案显影可能会出现问题。

5、相移掩模包括利文森型(levenson type)相移掩模、支腿型(outrigg er type)相移掩膜和半色调型(half-tone type)相移掩模。其中，半色调型相移掩模具有在透光基板上配置有由半透光膜形成的图案的结构。在半色调型相移掩模的形成有图案的表面上，不包括半透射层的透射部使曝光光线透射，而包括半透射层的半透射部使衰减的曝光光线透射。所述衰减的曝光光线与通过透射部的曝光光线相比具有相位差。由此，在透射部的边缘处所产生的衍射光被透射半透射部的曝光光线抵消，从而相移掩模能够在晶圆表面形成更精细的精细图案。

6、现有技术文献

7、专利文献

8、专利文献1：日本授权专利第4587806号

9、专利文献2：日本授权专利第5141504号

10、专利文献3：韩国授权专利第10-1079759号

技术实现思路

1、发明要解决的问题

2、本实施例的目的在于提供一种空白掩模等，所述空白掩模实质上抑制相移膜因清洗液等引起的损伤，并且有效地降低源自相移膜和遮光膜的微粒(particle)产生频率。

3、用于解决问题的手段

4、根据本说明书的一实施例的空白掩模，包括：透光基板；及多层膜，配置在所述透光基板上。

5、所述多层膜包括：遮光膜，配置在所述透光基板上；及相移膜，配置在所述透光基板和所述遮光膜之间，并包括面向所述遮光膜的上表面和连接到所述上表面的侧表面。

6、所述遮光膜被配置成覆盖所述相移膜的上表面和侧表面。

7、当从所述多层膜的上表面观察时，所述多层膜包括中央部和包围所述中央部的外周部。

8、所述外周部具有弯曲的上表面。

9、所述透光基板可以包括面向所述相移膜的上表面。

10、所述遮光膜可被设置为覆盖所述透光基板的上表面的至少一部分。

11、所述透光基板还可包括连接到所述透光基板的上表面的侧表面。

12、所述透光基板的侧表面可以包括：从所述透光基板的上表面弯曲并延伸的第一表面；及从所述第一表面沿所述空白掩模的上下方向延伸的第二表面。

13、所述遮光膜可被设置为覆盖所述透光基板的第一表面的至少一部分。

14、当从所述多层膜的上表面观察时，所述透光基板的面积a、所述遮光膜的面积b及所述相移膜的面积c可以满足下述式1的条件。

15、[式1]

16、a≥b>c

17、所述多层膜的外周部可以包括倾斜区域，在所述倾斜区域中，所述多层膜的厚度从所述多层膜的边缘侧向所述多层膜的内侧方向连续增加。

18、所述倾斜区域可以配置在所述多层膜的最外侧。

19、当观察所述多层膜的截面时，所述倾斜区域在所述多层膜的面内方向上的宽度可以为0.2mm至1.0mm。

20、在所述多层膜中测量的根据下述式2的dt值中的最大值可以为10nm至30nm。

21、[式2]

22、dt＝t1-t2

23、在上述式2中，所述t1为在位于所述多层膜内的第一点上测量的所述多层膜的厚度。

24、所述t2为在从所述第一点向所述多层膜的一个边缘方向隔开0.1mm的第二点上测量的所述多层膜的厚度。

25、在所述多层膜中测量的根据下述式3的ddt值中的最大值可以为30nm以下。

26、[式3]

27、ddt＝|(t1-t2)-(t2-t3)|

28、在上述式3中，所述t1为在位于所述多层膜内的第一点上测量的所述多层膜的厚度。

29、所述t2为在从所述第一点向所述多层膜的一个边缘方向隔开0.1mm的第二点上测量的所述多层膜的厚度。

30、所述t3为在从所述第二点向所述多层膜的所述一个边缘方向隔开0.1mm的第三点上测量的所述多层膜的厚度。

31、所述多层膜可以包括面向所述透光基板的下表面。

32、所述相移膜可以包括面向所述透光基板的下表面。

33、当观察所述多层膜的截面时，所述多层膜的下表面可以包括：作为一个末端的第一边缘；以及作为与所述第一边缘相对定位的另一个末端的第二边缘。

34、当观察所述多层膜的截面时，所述相移膜的下表面包括：作为与所述第一边缘相邻定位的一个末端的第三边缘；和作为与所述第二边缘相邻定位的另一个末端的第四边缘。

35、所述第一边缘与所述第三边缘之间的距离值以及所述第二边缘与所述第四边缘之间的距离值中的较小值可以为0.1nm以上。

36、根据本说明书的另一实施例的光掩模由所述空白掩模形成。

37、根据本说明书的再一实施例的半导体器件的制造方法，包括：准备步骤，用于配置光源、光掩模以及涂布有抗蚀剂膜的半导体晶圆；曝光步骤，通过所述光掩模将从所述光源入射的光选择性地透射在所述半导体晶圆上并使该光出射；及显影步骤，在所述半导体晶圆上显影图案。

38、所述光掩模由所述空白掩模实现。

39、发明效果

40、根据本实施例的空白掩模等，能够实质上抑制相移膜因清洗液等引起的损伤，并且能够有效地减少来源于相移膜和遮光膜的微粒发生频率。

技术特征：

1.一种空白掩模，其特征在于，包括：

2.根据权利要求1所述的空白掩模，其特征在于，

3.根据权利要求2所述的空白掩模，其特征在于，

4.根据权利要求1所述的空白掩模，其特征在于，

5.根据权利要求1所述的空白掩模，其特征在于，

6.根据权利要求5所述的空白掩模，其特征在于，

7.根据权利要求5所述的空白掩模，其特征在于，

8.根据权利要求1所述的空白掩模，其特征在于，

9.根据权利要求1所述的空白掩模，其特征在于，

10.一种光掩模，其特征在于，

11.一种半导体器件的制造方法，其特征在于，包括：

技术总结
根据本说明书的一实施例的空白掩模，其包括透光基板以及配置在所述透光基板上的多层膜。多层膜包括：遮光膜，配置在所述透光基板上；以及相移膜，配置在所述透光基板和所述遮光膜之间，并包括面向所述遮光膜的上表面和连接到所述上表面的侧表面。遮光膜被配置成覆盖所述相移膜的上表面和侧表面。当从多层膜的上表面观察时，所述多层膜包括中央部和围绕所述中央部的外周部。外周部具有弯曲的上表面。在这种情况下，可以实质上抑制相移膜因清洗液等引起的损伤，并且可以有效地降低源自相移膜和遮光膜的边缘的微粒产生频率。

技术研发人员：李乾坤,金星润,郑珉交,李亨周,孙晟熏,金太永
受保护的技术使用者：SK恩普士有限公司
技术研发日：
技术公布日：2024/2/25