对准方法

专利名称：对准方法
技术领域：
本发明涉及在半导体器件制造用的投影曝光装置中使用的对准方法。
对涂敷在半导体基片上的光致抗蚀剂上的掩模(或者作为放大尺寸掩模的网线)图形进行曝光的工序中，必须进行半导体基片上的图形与掩模图形的位置配合(对准)。随着半导体集成电路的图形尺寸的细微化，对各掩模层间的对准精度的要求变的非常严格。一般，对准精度必须为最小设计尺寸的1/4至1/3程度。当把其用于作为代表性的半导体集成电路的动态随机存取存储器(DRAM)时，在64MDRAM(最小尺寸0.35μm)中，为0.10μm；在256MDRAM(最小尺寸0.25μm)中，为0.07μm；在1GDRAM(最小尺寸0.18μm)中，为0.05μm，极其严格。
但是，对对准精度产生影响的原因很多，其原因的分类方法也有多种，而作为一个分类的方法，是区别芯片间(拍摄排列)对准中的因素和芯片内对准中的因素的方法。
图2是用于说明拍摄排列对准的平面模式图。如图2所示的那样，拍摄排列对准是这样的对准方法把在掩模上多个所选择的芯片中相应的区域内设置在一点上的计量点(对准标记)与在半导体基片21的基片上拍摄图22中与上述对准标记相对应而设置的对准标记23正确地重合作为对象，会出现在同一区域内存在的其他点不一定正确地重合的问题。
另一方面，图3是用于说明芯片内对准的平面模式图。如图3所示的那样，芯片内对准是这样的对准方法把在掩模上的多个所选择的芯片中相应的区域内的所有点或至少多个所设置的计量点(对准标记)与在半导体基片21的基片上拍摄图32中与上述对准标记相对应而设置的对准标记33正确地重合作为对象。
拍摄排列对准的对准精度主要受到曝光装置的对准传感器的精度和承载台精度的影响。另一方面，芯片内对准的对准精度主要受由处理所产生的伸缩、透镜变形和网线(掩模)旋转等的影响。
在现有技术中作为重要的问题对拍摄排列和芯片内对准精度的提高进行了研究，但是，对于制造256MDRAM的高集成度存储器，芯片内对准精度的提高作为重要的问题而非常引人注目。其理由是因为在芯片内存在一定倍率或旋转量的误差成分的情况下，芯片尺寸越大，芯片内对准偏差量越增加。
下面使用图4来说明一般的对准的方法。图4是表示把用于实施一般的对准的方法的曝光装置的断面作为方块来表示的图。图4中的点划线表示光的前进方向。
半导体基片410被晶片夹持器411通过真空吸引进行夹持而装载在晶片承载台412上。晶片承载台412被控制单元404进行控制，能够在X方向、Y方向、上下方向移动以及能够旋转。由此，来调整半导体基片410与网线408之间的相互位置。
最初，使用网线配合光学系统(未图示)来把网线408与曝光轴进行配合。接着，使用处于相对于在投影光学系统之外所设置的曝光轴而确定的位置上的偏轴(off-axis)光学系统407来进行半导体基片410的位置配合。具体地说，首先，把晶片承载台412移动到偏轴光学系统407之下，使从氦氖激光器401所照射的对准入射光416通过反射镜405、偏轴光学系统407而照射在形成在半导体基片410上的对准掩模(未图示)上，由检测器403检测经过反射镜406的折射光417，由此，得到位置信息。该位置信息由对准信号处理单元402进行处理，控制单元404根据来自对准信号处理单元402的信号来控制晶片承载台412的动作。这样，通过使用偏轴光学系统407而使晶片承载台412移动，来间接地进行对准，然后，把装载了半导体基片410的晶片承载台412移动到曝光位置上，在半导体基片410上曝光出网线408的图形。这样，可以不使用偏轴光学系统而使用曝光用的光学系统，使曝光光415作为对准入射光通过投影透镜409来进行对准。
对准掩模在各芯片上最低配置一个，拍摄排列对准从其中使用多个芯片，得到处于在这些芯片上所排列的一个相同位置上的对准掩模的位置信息，由此来进行对准。作为一个例子，下面参照图4来对「 S.Slonaker,et al.,SPIE 922(1988)73p」中所记载的内容进行说明。
当在每个芯片上分别配置一个对准掩模时，通过半导体基片410上的10个芯片以上的掩模的位置信息，来求出移位、倍率、旋转、正交度。在曝光时把这些参数反馈给夹持半导体基片410的晶片承载台412作移动动作，由此，能够高精度地进行拍摄排列的对准。
当在每个芯片上配置多个对准掩模时，通过各芯片的掩模的位置信息，来求出芯片倍率、芯片旋转。为了相对于X、Y两方向来求出这些参数，当在芯片内最低放置3个而考虑精度的情况下，需要测定4个以上的对准掩模的位置。各个对准掩模最好处于芯片内的分散位置上，通过网线408的旋转方向或者向夹持半导体基片410的晶片承载台412的移动动作的反馈，就能高精度地进行芯片内的对准。
在现有的对准方法中，存在以下问题首先，在拍摄排列对准中，由于通过芯片内的一个对准掩模的位置信息来进行对准，而不能从该位置信息算出芯片单体本身的倍率和旋转信息，即芯片倍率、芯片旋转。
特别是，参照图5(a)、(b)来说明由于对准掩模通常配置在芯片的端部上而产生的问题。如图5(a)所示的那样，在现工序芯片51和前工序芯片52之间存在芯片倍率的情况下，仅根据芯片内的1点即由○标记所示的对准掩模53、54的位置信息来进行对准，因此，不能判别芯片倍率存在的情况。这样，当通过把由○标记所示的对准掩模53、54重合来进行对准时，在由×标记所示的芯片重心上产生偏移。如图5(b)所示的那样，当在现工序芯片57和前工序芯片58之间存在芯片旋转时，仅根据芯片内的一点即由○标记所示的对准掩模59、60的位置信息来进行对准，不能判别芯片倍率存在的情况。这样，当通过把由○标记所示的对准掩模59、60重合来进行对准时，在由×标记所示的芯片重心上产生偏移。
另一方面，在芯片内对准的情况下，由于通过芯片内的多个对准掩模的位置信息来进行对准，不会产生上述问题，但是，由于掩模数量增加而导致了在对准中需要的时间增大，作为结果，生产率(处理能力)降低。例如，当用芯片内4个对准掩模来进行对准时，与用一个的情况相比，对准所需要的时间成为4倍。其结果，在8英寸基片上对256MDRAM尺寸的芯片进行曝光时的生产率，与芯片内对准掩模为一个时生产率为55片/小时相对，芯片内对准掩模为4个时生产率为26枚/小时。
鉴于上述问题，本发明的目的是提供一种对准方法，能够保持高的生产率并且实现高精度的芯片内对准。
为了实现上述目的，根据本发明，提供一种对准方法，当通过投影曝光装置把掩模上的图形转印到半导体基片上时，把掩模上的图形与半导体基片上的图形进行对准，其特征在于，把在对准中使用的全部芯片分成多组，在对准中使用在各组中分别处于不同芯片内位置的掩模。
根据该方法，能够通过使用与现有的拍摄排列对准相同数量的掩模，来以与现有的拍摄排列对准相同的精度来进行对准。
在该方法中，把在属于各组的芯片的半导体基片上的位置进行分散，并且相对于各组把处于芯片内位置上的掩模的位置在芯片内进行分散，这样能够实现更高精度的对准。
而且，从通过对各组的对准而求出的偏移量，来算出芯片内的倍率量和旋转量的值，用于芯片内的重合偏差的校正，由此，能够在保持高生产率的同时校正芯片倍率、芯片旋转。
在本发明中，其特征在于，把用于对准的全部芯片分成多组，在拍摄排列对准中使用在各组中分别处于不同位置上的对准掩模。而且，从通过各组中的拍摄排列对准而求出的偏移量，来算出芯片内的倍率量和旋转量，而用于芯片内重合偏差的校正。
本发明的这些和其他的目的、优点及特征将通过结合附图对本发明的实施例的描述而得到进一步说明。在这些附图中

图1是表示本发明的第一实施例中的对准掩模的选择方法的图；图2是表示拍摄排列对准的平面模式图；图3是表示芯片内对准的平面模式图；图4是实施一般的对准方法的曝光装置的方框图；图5(a)、(b)是说明当在前工序·现工序之间存在芯片倍率或者芯片旋转时产生芯片重心的偏移的图。
下面参照附图来对具体的实施例进行说明。实施例1图1表示本发明的对准方法的对准掩模的选择方法的第一实施例。如图1所示的那样，把半导体基片11上的全部芯片内的任意部分用于对准，而且，进一步把这些芯片分成A、B、C三组。在各组中，把对准掩模分别配置在三个相同位置上，组A、B、C分别相对于其组得到一个对准掩模的位置信息。即，在图1中，在属于A组的芯片上，从用○标记所示的位置的对准掩模13得到位置信息，在属于B组的芯片上，从用△标记所示的位置的对准掩模14得到位置信息，在属于C组的芯片上，从用×标记所示的位置的对准掩模15得到位置信息。在各组中得到位置信息的对准掩模13、14、15可以与现有例子相同在同一芯片内处于分散的位置上。属于各组的芯片可以在半导体基片11上分别处于分散的位置上。
从各组的对准掩模的位置信息来相对于各组求出倍率、旋转、正交度。这些参数对于各组在理想的情况下是完全同等的值，实际上，可以在曝光时把相对于各组的测定结果的平均值进行反馈。该动作与现有例子相同。即，在现有例子中，使用处于在对准中所用的多个芯片内的同一位置上的对准掩模来进行拍摄排列对准，而在本发明中，把在对准中使用的全部芯片分成多组，在拍摄排列对准中使用对于各组处于不同位置的掩模。
通过对准掩模的位置信息，来求出对于各组的偏移量(对准掩模中的位移量)。由于芯片位移量与芯片中心的偏移量是相同意义的，则在芯片倍率或芯片旋转存在的情况下，各组不同。在各组的偏移量、芯片位移量和芯片倍率和芯片旋转之间，存在以下式1这样的关系式1
其中，fij偏移量=对准掩模位置上的位移量(单位nm)Fi芯片位移量(nm)Si芯片倍率(ppm)Ri芯片旋转(μrad)aij对准掩模的芯片内坐标(nm)(i=X或Y,j=A或B或C)其中，芯片旋转的定义把顺时针旋转作为正的。虽然一般把X轴的旋转量(RY)称为芯片旋转，把Y轴的旋转量与X轴的旋转量之差(RX-RY)称为芯片正交度，但在此，把求出与各轴相对的旋转量分别定义为芯片旋转。而且，把芯片倍率、芯片旋转的值假定为相对于各组为完全相同的值。
aij是常数，fij是通过各组的对准而求出的。这样，通过式1来求出Fi、Si、Ri。这样，在曝光时把这些参数反馈给透镜投影倍率、网线的旋转方向以及夹持半导体基片的承载台的移动动作，由此，能够高精度地进行芯片内的对准。如果在半导体基片上用于对准的对准掩模的总数与现有技术中在芯片内配置一个对准掩模的情况相同，就能以同等精度来进行拍摄排列对准。
下面，如果把该对准方法用于256MDRAM，使用实际上的数值来进行说明。芯片面积为16mm×24mm,A、B、C各组的对准掩模3个分别处于芯片的端部(A左上；B右上；C左下，参照图1)。考虑对准掩模A、B、C的芯片内坐标aij和偏移量fij为下面这样的值aXA=-8aYA=12aXB=8aYB=12aXC=-8aYA=-12 (单位nm)fXA=90fYA=14fXB=42 fYB=-34fXC=18fYA=134 (单位nm)此时，按下述那样来从式1求出芯片位移量Fi、芯片倍率Si、芯片旋转Ri的值FX=30FY=50(单位nm)SX=-3SY=-5(单位ppm)RX=3 RY=3 (单位μrad)
其中，在用芯片内的1个的对准掩模，例如组A的对准掩模13(参照图1)的位置信息，来进行对准的情况下，在对准掩模13的位置上，对准偏移量为0，而在芯片中心的对准偏移量Mi、芯片右下(对准掩模13的对称点)上的对准偏移量M’i为以下这样MX=FX-fXA=30-90=-60nmMY=FY-fYA=50-14=36nmM’X=2×MX=-120nmM’Y=2×MY=72nm特别是，可以看出在芯片右下的对准偏移量大幅度地超过了前面说明的256MDRAM的允许对准偏移量0.07μm=70nm。实施例2下面对对准掩模的选择方法的第二实施例进行说明。把半导体基片上的全部芯片内的任意部分用于对准，但是，进一步把这些芯片分成四组以上。配置在各组中的对准掩模的数量是相同的，对于各组分别得到一个位置信息。各个对准掩模与现有例子相同，在芯片内处于分散的位置上。
与第一实施例相同，从各组的对准掩模的位置信息来求出半导体基片本身的倍率、旋转、正交度，因此，可以在曝光时把相对于各组的这些值的平均值进行反馈。例如，在使用A、B、C、D的4组的对准掩模的位置信息aij(i=X或Y；j=A或B或C或D)的情况下，在各组的偏移量fij、芯片位移量Fi、芯片倍率Si、芯片旋转Rj之间，具有以下式2这样的关系式2
这无非是过剩方程式，但是，在实际的对准中，由于测定误差进入，一般不存在共同解。在此情况下，可以通过统计处理来求出校正后的fij的绝对值为最小这样的Fi、Si和Ri的值。
与第一实施例相同，在曝光时把这些参数反馈给透镜投影倍率、网线的旋转方向以及夹持半导体基片的承载台的移动动作，由此，能够高精度地进行芯片内的对准。但是，与第一实施例相比，由于芯片内的测定掩模数较多，而能够提高芯片内的对准精度。如果在半导体基片上用于对准的对准掩模的总数与现有技术中在芯片内配置一个对准掩模的情况相同，就能以同等精度来进行拍摄排列对准。实施例3下面对对准掩模的选择方法的第三实施例进行说明。把半导体基片上的全部芯片内的任意部分用于对准，但是，进一步把这些芯片分成两组(A、B)。配置在各组中的对准掩模的数量是相同的，对于各组分别得到一个位置信息。属于各个对准掩模的芯片在基片上分散配置。
本实施例适用于这样的情况倍率、旋转、正交度中的至少一个为微小量，而不需要校正。其中，假定芯片旋转的值大致为0。
与第一实施例相同，从A、B各组的对准掩模的位置信息来求出倍率、旋转、正交度，因此，可以在曝光时把相对于各组的这些值的平均值进行反馈。在使用对准掩模的位置信息aij(i=X或Y；j=A或B)的情况下，在各组的偏移量fij、芯片位移量Fi、芯片倍率Si之间，具有以下式3这样的关系，其相当于在式1中，aij=0,Ri=0(i=X或Y；j=C)的情况。
式3
从式3求出Fi、Si的值。与第一实施例相同，在曝光时把这些参数反馈给透镜投影倍率或者夹持半导体基片的承载台的移动动作，由此，能够高精度地进行芯片内的对准。如果在半导体基片上用于对准的对准掩模的总数与现有技术中在芯片内配置一个对准掩模的情况相同，就能以同等精度来进行拍摄排列对准。
由于在本实施例中芯片内的测定掩模数减至2个，则如果测定对准掩模的芯片总数是相同的，与第一、第二实施例相比，能够提高生产率。而且，一般，对准掩模的占有面积非常大，在100μm2以上，通过减少芯片内的测定掩模数，由于能够减少对准掩模的在芯片内所占据的面积，就能实现器件的高集成度化。
在校正量是微少(～0)的参数为位移量或芯片倍率的情况下，也是相同的。在位移量、芯片倍率、芯片旋转中的两个是微小的情况下，或者，在X、Y成分中的一方是微小的情况下，与第二实施例相同。
本发明的对准方法用于制造半导体器件过程中的投影曝光工序，由此，能够在保持高生产率的同时校正芯片倍率、芯片旋转，而能够实现半导体器件的制造工序中的可靠性提高、生产率提高。与没有使用本发明的情况相比，能够减少对准容差，而实现芯片尺寸的小型化。
附图中的标号说明在图4中401氦氖激光器402对准信号处理单元403检测器404控制单元407偏轴光学系统408网线409投影透镜413反射镜414激光干涉仪412晶片承载台
权利要求
1．一种对准方法，当通过投影曝光装置把掩模上的图形转印到半导体基片上时，把掩模上的图形与半导体基片上的图形进行对准，其特征在于，把在对准中使用的全部芯片分成多组，在对准中使用对于各组分别处于不同芯片内位置的掩模。
2．根据权利要求1所述的对准方法，其特征在于，把在属于上述各组的芯片的半导体基片上的位置进行分散，并且相对于上述各组把处于芯片内位置上的掩模的位置在芯片内进行分散。
3．根据权利要求1所述的对准方法，其特征在于，从通过对上述各组的对准而求出的偏移量，来算出芯片内的倍率量和旋转量的值，而用于芯片内的重合偏差的校正。
全文摘要
本发明的目的是提供一种对准方法,能够保持高的生产率并且实现高精度的芯片内对准。为了实现上述目的,根据本发明,提供一种对准方法,当通过投影曝光装置把掩模上的图形转印到半导体基片上时,把掩模上的图形与半导体基片上的图形进行对准,其特征在于,把在对准中使用的全部芯片分成多组,在对准中使用在各组中分别处于不同芯片内位置的掩模。而且,从通过对各组的对准而求出的偏移量,来算出芯片内的倍率量和旋转量的值,而用于芯片内的重合偏差的校正。
文档编号G03F9/00GK1209643SQ9811713
公开日1999年3月3日 申请日期1998年8月4日 优先权日1997年8月4日
发明者松浦诚司 申请人:日本电气株式会社