表贴式无自激的偏置网络的制作方法
【专利摘要】本发明涉及一种表贴式的无自激偏置网络及其制作方法，偏置电路中薄膜电阻镀于陶瓷基板上表面，锥形电感紧贴于薄膜电阻，且锥形电感与薄膜电阻并联焊接。陶瓷基板开有一个或多个通孔。陶瓷基板上表面的薄膜电阻的两端通过导线连接于陶瓷基板下表面的电极上。通过薄膜电阻与锥形电感的并联，使得该并联回路的品质因数降低，从而使回路当中的自激频率得到很好的抑制。偏置网络电极位于陶瓷基板的反面，从而可以直接表贴于对应的偏置电路当中，方便了该偏置网络在电路当中的装配。
【专利说明】
表贴式无自激的偏置网络
技术领域
[0001 ]本发明属于通信技术领域，尤其涉及一种为高速器件提供直流偏置，实现表贴式装配，无自激的提供偏置电压的网络。
【背景技术】
[0002]进入21世纪后，光纤通信以其传输信息容量大，损耗低，速率高，抗电磁干扰能力强等优势，成为了现代通信领域的关键技术。并推动了高速率高信息量业务的发展，使电信网络开始朝着超宽带时代迈进。目前，高清视频流、云计算等技术的发展，亟需更高的宽带接入能力，对光纤通信系统提出了更高的要求。这促使高速光器件向更高速率发展。目前，已报道的电吸收调制器的带宽超过100GHz，直调激光器的带宽也已超过20GHz。而且基于便携度，功耗等方面的考虑，这些光器件的集成度不断提高，封装尺寸越来越小。这样一来，对配合光电器件工作的外围电路的要求变得非常高。尤其是驱动光器件工作的偏置网络，对光电器件的的性能影响非常显著。例如直调激光器设计当中，偏置网络为直调激光器提供正常工作的直流电流，当该电流高于激光器阈值电流时，激光器工作于受激辐射状态。此时高速调制电流耦合叠加在偏置电流上，即实现电流对激光的调制。但由于偏置网络存在固有谐振频率且激光器阳极与管壳工地连接，往往使得高速直调电流对偏置直流产生串扰。因而影响到直调激光器的工作带宽、S21曲线的平滑、调制信号的保真性、误码率等多项性能。另一方面，工业中实际使用电感，尤其是锥形电感等原件制作偏置网络也会存在焊盘对位较差，极易出现虚焊现象等问题。
[0003]本发明提出的这种偏置网络一方面使用锥形电感有效的衰减了偏置网络的内的谐振，抑制了偏置网络在本身固有谐振频率处的透过性。同时，将电感与电阻固定于基板之上，可将其直接表贴于光电器件的外围电路当中，大大减小了在狭小空间内装配偏置网络的难度。
【发明内容】
[0004]本发明提出一种表贴式的无自激偏置网络及其制作方法，用于为光电器件提供直流偏置电流、电压。该网络有效抑制光电器件在高速电调制时调制电流对直流偏置的串扰，同时通过特殊的装配方法，使得该偏置网络可表贴于光电器件的电路网络当中，大大减小了这种光电器件偏置网络的安装难度。
[0005]为实现上述目的，本发明提供一种表贴式的无自激偏置网络包括:
[0006]—基板，其上有一个或多个通孔；
[0007]—薄膜电阻，镀于基板的上表面；
[0008]—电极，镀于基板下表面；
[0009]一锥形电感，其两引脚分别与薄膜电阻的两端焊接。
[0010]其中基板是陶瓷基板或传统PCB板。薄膜电阻为有两引脚的任意形状薄膜电阻。[0011 ]本发明还提供该表贴式的无自激偏置网络的制备方法，包括:
[0012]将薄膜电阻的两引脚穿过通孔分别与电极相连，电极的位置能直接与外围电路引脚焊接，使得整个装置能够表贴于外围电路当中，锥形电感贴于基板的上表面。
[0013]本发明提出的一种表贴式的无自激偏置网络及其制作方法具有以下有益效果:
[0014]有效抑制偏置网络当中的自激频率强度，使得高速电信号对直流偏置的影响大大减小。
[0015]采用表贴式设计，使得整个偏置网络通过底部的两个引脚直接表贴于光电器件电路当中，大大简化了安装工艺，减小了安装难度。
【附图说明】
[0016]为便于本领域普通技术人员理解和实施本发明，下面结合附图及【具体实施方式】对本发明做进一步的详细描述，其中:
[0017]图1为本发明结构不意图；
[0018]图2为本发明实施例中的三维图；
[0019]图3为本发明实施例中蛇形电阻的示意图；
[0020]图4为本发明实施例当中的正视图；
[0021]图5为本发明实施例当中的侧视图。
[0022]附图标记说明:
[0023]1-锥形电感;2-薄膜电阻；3-基板;4-通孔;5-通孔;6-电极;7-电极;8-锥形电感；9-通孔；I O-通孔；11-基板；12-蛇形薄膜电阻；13-电极；14-电极；15-连接引线；16-电极；17-电极;18-薄膜电阻；19-锥形电感。
【具体实施方式】
[0024]如图1所示为本发明的结构示意图，基板(3)上有一个或多个通孔(4)、(5);薄膜电阻(2)，镀于基板(3)的上表面；电极(6)、(7)，镀于基板(3)下表面;锥形电感(I)，贴于基板
(3)的上表面，其两引脚分别与薄膜电阻(2)的两端焊接;电极(6)、(7)的位置能直接与外围电路引脚焊接，使得整个装置能够表贴于外围电路当中；薄膜电阻(2)的两端通过导线连接于电极(6)、(7)上;通过薄膜电阻(2与锥形电感(I)的并联使得该并联回路的品质因数降低，从而使回路当中的自激频率得到很好的抑制。
[0025]由于锥形电感I对微波尤其是高频电磁波有衰减作用，可大大减小偏置网络的Q值，从而可以降低偏置网络的自激，降低调制信号对直流偏置的影响。
[0026]优选地，本发明中的薄膜电阻为一种蛇形电阻，如图2所示为本实施例的三维图，其中8为锥形电感，与蛇形薄膜电阻12并联焊接，9、10为基板11上的通孔，使薄膜电阻可以穿过通孔与基板底面上的电极13，14相连，如图4所示。图3是一种蛇形电阻的结构示意图，这种蛇形电阻可以很好的增加薄膜电阻的电阻值，使其与锥形电感阻值相匹配，从而达到最好的隔离微波信号的作用。
[0027]优选地，本发明的通孔4、5以及电极6、7，如图1所示，根据实际装配外围电路中焊点的位置进行调节，使电极6、7可直接与外围电路焊点连接，从而达到可以直接表贴于外围电路当中的作用。
[0028]优选地，本发明当中薄膜电阻18与基板底面电极16、17之间可通过穿通基板的引线15相连，如图5，从而使电极6、7可位于基板的任意部位，方便了与外围电路之间的连接，达到可以直接表贴于外围电路当中的作用。
[0029]此外，上述对各元件和方法的定义并不仅限于实施方式中提到的各种具体结构、形状或方式，本领域的普通技术人员可对其结构进行简单地熟知地替换，如:薄膜电阻2的形状可以设计为多种形状，锥形电感I可为多种型号等等。并且，所附的附图是简化过且作为例示用。附图中所示的器件件数量、形状及尺寸可依据实际情况而进行修改，且器件的配置可能更为复杂。
[0030]以上所述的【具体实施方式】为本发明的较佳实施方式，并非一次限定本发明的具体实施范围，本发明的范围包括并不限于本【具体实施方式】，凡依照本发明的形状、结构所做的等效变化均在本发明的保护范围内。
【主权项】
1.一种表贴式无自激的偏置网络，包括: 一基板(3)，其上有一个或多个通孔(4)、(5)； 一薄膜电阻(2)，镀于基板(3)的上表面； 一电极(6)、(7)，镀于基板(3)下表面； 一锥形电感(I)，贴于基板(3)的上表面，其两引脚分别与薄膜电阻(2)的两端焊接； 其中，电极(6)、(7)的位置能直接与外围电路引脚焊接，使得整个装置能够表贴于外围电路当中；薄膜电阻(2)的两端通过导线连接于电极(6)，(7)上;通过薄膜电阻(2与锥形电感(I)的并联使得该并联回路的品质因数降低，从而使回路当中的自激频率得到很好的抑制。2.根据权利要求1所述的表贴式无自激的偏置网络，其中所述基板(3)是陶瓷基板或传统PCB板。3.根据权利要求1所述的表贴式无自激的偏置网络，其中薄膜电阻(2)为有两引脚的蛇形薄膜电阻。4.根据权利要求3所述的表贴式无自激的偏置网络，其中薄膜电阻(2)的两引脚穿过通孔(4)、(5)分别与电极(6)、(7)相连。
【文档编号】G02F1/03GK106054412SQ201610304577
【公开日】2016年10月26日
【申请日】2016年5月10日
【发明人】祝宁华, 唐健, 刘宇, 李明
【申请人】中国科学院半导体研究所