阵列基板和显示设备的制作方法

1.本发明涉及显示技术，尤其涉及一种阵列基板和显示设备。


背景技术：

2.有机发光二极管(oled)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压来控制亮度的薄膜晶体管液晶显示器(tft-lcd)不同，oled由需要保持恒定以控制照度的驱动电流来驱动。oled显示面板包括多个像素单元，所述像素单元配置有以多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管，该驱动晶体管具有连接到每行一条栅线的栅极端子和连接到每列一条数据线的漏极端子。当其中像素单元被选通的行被导通时，连接到驱动晶体管的开关晶体管被导通，并且数据电压从数据线经由开关晶体管施加到驱动晶体管，使得驱动晶体管将与数据电压对应的电流输出到oled器件。驱动oled器件以发射相应亮度的光。


技术实现要素：

3.在一个方面，本公开提供了一种阵列基板，其包括多条第一类型数据线和多条第二类型数据线；其中，所述多条第一类型数据线中的各条第一类型数据线穿过第一颜色的多个子像素的子像素开口，并且不穿过第二颜色的任何子像素的子像素开口，也不穿过第三颜色的任何子像素的子像素开口，所述第一颜色、所述第二颜色和所述第三颜色是三种不同的颜色；所述多条第二类型数据线中的各条第二类型数据线不穿过任何子像素开口；包含所述多条第一类型数据线中的相应一条在第二平面上的正投影的第一平面将所述第一颜色的子像素的相应子像素开口分成第一区域和第二区域，所述第一平面正交于所述第二平面，所述第二平面包含像素限定层的表面；以及所述第一区域的第一面积与所述第二区域的第二面积的比在2:8至8:2的范围内。
4.可选地，多条第一类型数据线的总数与所述多条第二类型数据线的总数的比在0.2至4的范围内。
5.可选地，所述阵列基板还包括第一发光元件的第一阳极，所述第一阳极包括主体部分和从所述主体部分的一侧沿着第一方向突出的突出部；以及所述突出部在基底基板上的正投影与第三晶体管的半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述半导体材料部分沿所述第一方向延伸。
6.可选地，突出部在所述基底基板上的正投影与第三晶体管的栅极在所述基底基板上的正投影至少部分地重叠。
7.可选地，所述阵列基板还包括第二发光元件的第二阳极，所述第二阳极包括主体部分和从所述主体部分的一侧沿着第二方向突出的突出部；以及所述突出部在基底基板上的正投影与第三晶体管的半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述半导体材料部分沿所述第一方向延伸。
8.可选地，所述阵列基板还包括第三发光元件的第三阳极，所述第三阳极包括主体
部分、分别从所述主体部分的两侧沿第一方向突出的第一突出部和第二突出部；所述第一突出部和所述第二突出部位于控制第三晶体管的栅线的同一侧；所述第一突出部沿所述第二方向的第一尺寸与所述第二突出部沿所述第二方向的第二尺寸的比在0.1至8.0的范围内；以及所述第一突出部的第一面积与所述第二突出部的第二面积的比在0.1至8.0的范围内。
9.可选地，第一突出部的第一面积与所述主体部分的主体面积的比在0.01至0.1的范围内；所述第二突出部的第二面积与所述主体部分的主体面积的比在0.02至0.2的范围内；以及所述第二突出部的所述第二面积大于所述第一突出部的所述第一面积。
10.可选地，第一突出部在基底基板上的正投影与第一相邻子像素中的第三晶体管的第一半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述第一半导体材料部分沿所述第一方向延伸；以及所述第一突出部在所述基底基板上的正投影与第二相邻子像素中的所述第三晶体管的第二半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述第二半导体材料部分沿着所述第一方向延伸，所述第一相邻子像素和所述第二相邻子像素彼此直接相邻。
11.可选地，子像素开口与阳极的除了所述阳极连接到阳极接触焊盘的边缘之外的边缘之间的最短距离是不同的；其中，发光层通过延伸穿过像素限定层的所述子像素开口连接到所述阳极。
12.可选地，所述阵列基板包括：第一晶体管，其在当前级的像素驱动电路中；第六晶体管，其在前一级中的第二像素驱动电路中，其中所述第一晶体管和所述第六晶体管由同一重置控制信号线共同控制；多条第一重置信号线；以及初始化连接线，其连接所述多条第一重置信号线中的相应一条和所述第一晶体管的源极，所述多条第一重置信号线中的相应一条被配置为通过所述初始化连接线将重置信号提供给所述第一晶体管的所述源极；其中，所述初始化连接线沿第一方向位于所述第一晶体管的有源层或栅极和所述第六晶体管的有源层或栅极的同一侧。
13.可选地，所述阵列基板还包括：第一平坦化层；在所述第一平坦化层上的第一数据线和平衡块，其中，所述平衡块通过延伸穿过所述第一平坦化层的通孔电连接到多条电压供应线中的相应一条；第二平坦化层，其位于所述第一数据线和所述平衡块的远离所述第一平坦化层的一侧；第一发光元件的第一阳极，其位于所述第二平坦化层的远离所述第一平坦化层的一侧；以及像素限定层，所述像素限定层位于所述第一阳极的远离所述第二平坦化层的一侧，并且限定相应第一子像素开口；其中，所述第一阳极在基底基板上的正投影与所述平衡块在所述基底基板上的正投影至少部分重叠，且与所述第一数据线在所述基底基板上的正投影至少部分重叠。
14.可选地，沿所述第一方向，所述第一数据线和所述平衡块在所述基底基板上的正投影分别位于所述相应第一子像素开口在所述基底基板上的正投影的相对两侧；以及所述相应第一子像素开口在所述基底基板上的正投影与所述第一数据线在所述基底基板上的正投影不重叠，且与所述平衡块在所述基底基板上的正投影不重叠。
15.可选地，第一阳极包括主体部分和从所述主体部分的一侧沿第一方向突出的突出部；所述突出部在所述基底基板上的正投影与第三晶体管的半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述半导体材料部分沿所述第一方向延伸；所述主体部分
在所述基底基板上的正投影与所述第一数据线在所述基底基板上的正投影至少部分重叠，且与所述平衡块在所述基底基板上的正投影至少部分重叠；以及所述突出部在所述基底基板上的正投影与所述平衡块在所述基底基板上的正投影至少部分重叠。
16.可选地，所述阵列基板包括：基底基板；多条数据线；分别在多个子像素中的多个发光元件；以及在所述基底基板上的像素限定层，所述像素限定层限定多个子像素开口；其中，所述多个发光元件包括各个第一子像素中的第一发光元件、各个第二子像素中的第二发光元件、各个第三子像素中的第三发光元件和各个第四子像素中的第四发光元件；所述多个子像素开口包括分别延伸穿过所述像素限定层的各个第一子像素开口、各个第二子像素开口、各个第三子像素开口、各个第四子像素开口；所述第一发光元件的第一发光层通过相应第一子像素开口连接到所述第一发光元件的第一阳极；所述第二发光元件的第二发光层通过相应第二子像素开口连接到所述第二发光元件的第二阳极；所述第三发光元件的第三发光层通过相应第三子像素开口连接到所述第三发光元件的第三阳极；所述第四发光元件的第四发光层通过相应第四子像素开口连接到所述第四发光元件的第四阳极；所述各个第一子像素开口、所述各个第二子像素开口和所述各个第四子像素开口中的每一个不被任何数据线穿过；以及所述多条数据线中的一条数据线穿过相应第三子像素开口。
17.可选地，多个子像素开口包括多个最小重复单元，所述多个最小重复单元中的各个最小重复单元包括相应第一子像素开口、相应第二子像素开口、相应第三子像素开口和相应第四子像素开口；所述多条数据线包括多个数据线重复组，所述多个数据线重复组中的各个组包括连续布置的第一数据线、第二数据线、第三数据线和第四数据线，并且分别被配置为分别向所述相应第一子像素、所述相应第二子像素、所述相应第三子像素和所述相应第四子像素提供数据信号；以及所述第四数据线穿过所述相应第三子像素开口。
18.可选地，多个最小重复单元中的各个最小重复单元中的所述相应第一子像素开口、所述相应第二子像素开口、所述相应第三子像素开口和所述相应第四子像素开口沿行连续地布置；所述第一数据线、所述第二数据线、所述第三数据线和所述第四数据线沿着行连续地布置；所述相应第一子像素开口在所述第一数据线和所述第二数据线之间；所述相应第二子像素开口在所述第二数据线和所述第三数据线之间；所述第四数据线穿过所述相应第三子像素开口；以及所述相应第四子像素开口位于所述第四数据线的远离所述第三数据线的一侧。
19.可选地，相应第一子像素开口、所述相应第二子像素开口、所述相应第三子像素开口和所述相应第四子像素开口位于两个最接近的相邻行中的第一行中的第一最小重复单元中；在所述两个最接近的相邻行中的第二行中的第二最小重复单元沿着第一方向相对于所述第一最小重复单元具有两倍的数据线间距离的位移，所述数据线间距离是沿着所述第一方向的两个最接近的数据线之间的最短距离；所述第二行中的所述第二最小重复单元包括沿所述行连续布置的第二相应第一子像素开口、第二相应第二子像素开口、第二相应第三子像素开口和第二相应第四子像素开口；以及所述第二数据线穿过所述第二行中的所述第二相应第二子像素开口。
20.可选地，包含所述第四数据线在第二平面上的正投影的第一平面将所述相应第三子像素开口分成第一区域和第二区域，所述第一平面垂直于所述第二平面，所述第二平面包含所述像素限定层的表面；以及所述第一区域的第一面积与所述第二区域的第二面积的
比在2:8至8:2的范围内。
21.可选地，第一区域的第一面积与所述第二区域的第二面积的比在1:1.5至1.5:1的范围内；以及所述相应第三子像素开口相对于一平面实质上镜像对称，该平面垂直于所述像素限定层并且与所述第四数据线在所述像素限定层上的正投影相交。
22.可选地，第四数据线穿过所述第三阳极；所述第四数据线在所述第三阳极上的正投影将所述第三阳极分为第一阳极区域和第二阳极区域；以及所述第一阳极区域的第一面积与所述第二阳极区域的第二面积的比在2:8至8:2的范围内。
23.可选地，任意数据线在所述第二阳极上的正投影的面积小于任意数据线在所述第一阳极上的正投影的面积，并且小于任意数据线在所述第三阳极上的正投影的面积；以及任意数据线在所述第四阳极上的正投影的面积小于任意数据线在所述第一阳极上的正投影面积，且小于任意数据线在所述第三阳极上的正投影面积。
24.可选地，第二阳极的边缘至少部分被与所述第二阳极的边缘相邻的数据线在所述第二阳极上的正投影覆盖；以及所述第四阳极的边缘至少部分被与所述第四阳极的边缘相邻的数据线在所述第四阳极上的正投影覆盖。
25.可选地，第一阳极的边缘至少部分地被与所述第一阳极的边缘相邻的数据线在所述第一阳极上的正投影覆盖。
26.可选地，阵列基板的所述多个子像素的最小重复单元包括相应第一子像素、相应第二子像素、相应第三子像素和相应第四子像素；所述相应第二子像素和所述相应第四子像素是相同颜色的子像素，该颜色不同于所述相应第一子像素的颜色并且不同于所述相应第三子像素的颜色；所述第二发光元件和所述第四发光元件是相同颜色的发光元件，该颜色不同于所述第一发光元件的颜色并且不同于所述第三发光元件的颜色；所述第一阳极、所述第二阳极和所述第三阳极具有不同的面积和不同的形状；以及所述第一阳极、所述第三阳极和所述第四阳极具有不同的面积和不同的形状。
27.可选地，第二阳极和所述第四阳极是相同颜色的两个发光元件的阳极；所述第二阳极包括第一主体部分、第一额外部分以及第二额外部分；所述第四阳极包括第二主体部分和第三额外部分；所述第一主体部分为矩形部分和三角形部分的组合；所述第二主体部分是矩形部分和三角形部分的组合；所述第一主体部分和所述第二主体部分具有实质上相同的形状；所述第一额外部分邻接所述第一主体部分的三角形部分；所述第二额外部分邻接所述第一主体部分的矩形部分的远离所述第一主体部分的三角形部分的一侧；所述第三额外部分邻接所述第二主体部分的三角形部分；所述第一额外部分、所述第一主体部分、所述第二额外部分沿着实质上平行于所述多条数据线的方向顺序地布置；以及所述第二主体部分和所述第三额外部分沿着实质上平行于所述多条数据线的方向顺序地布置。
28.可选地，所述阵列基板还包括第一发光元件的第一阳极，所述第一阳极包括主体部分和从所述主体部分的一侧沿着第一方向突出的突出部；以及所述突出部在所述基底基板上的正投影与第三晶体管的半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述半导体材料部分沿所述第一方向延伸。
29.可选地，所述阵列基板还包括第二发光元件的第二阳极，所述第二阳极包括主体部分和突出部，所述突出部从所述主体部分的远离所述第二阳极连接到阳极接触焊盘的部分的一侧沿着第二方向突出；以及所述突出部在所述基底基板上的正投影与第三晶体管的
半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述半导体材料部分沿所述第一方向延伸。
30.可选地，所述阵列基板还包括第三发光元件的第三阳极，所述第三阳极包括主体部分、分别从所述主体部分的两侧沿第一方向突出的第一突出部和第二突出部；所述第一突出部和所述第二突出部在一平面上的正投影实质上彼此重叠，该平面平行于第二方向且与所述阳极相交；所述第一突出部沿所述第二方向的第一尺寸与所述第二突出部沿所述第二方向的第二尺寸的比在0.1至8.0的范围内；以及所述第一突出部的第一面积与第二突出部的第二面积的比在0.1至8.0的范围内。
31.可选地，第一突出部在所述基底基板上的正投影与第一相邻子像素中的第三晶体管的第一半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述第一半导体材料部分沿着所述第一方向延伸；以及所述第一突出部在所述基底基板上的正投影与第二相邻子像素中的所述第三晶体管的第二半导体材料部分在所述基底基板上的正投影至少部分地重叠，所述第二半导体材料部分沿着所述第一方向延伸，所述第一相邻子像素和所述第二相邻子像素彼此直接相邻。
32.可选地，所述阵列基板还包括：多个像素驱动电路，其分别在所述多个子像素中且被配置为分别驱动所述多个发光元件，其中，所述多个像素驱动电路中的各个像素驱动电路包括多个晶体管和存储电容器，所述存储电容器包括第一电容器电极、电连接到相应电压供应线的第二电容器电极、以及在所述第一电容器电极和所述第二电容器电极之间的绝缘层；在所述基底基板上的半导体材料层；以及节点连接线，其与所述相应电压供应线位于同一层中，所述节点连接线通过第一主通孔连接到所述第一电容器电极，并且通过第二主通孔连接到所述半导体材料层；其中，在相应第一子像素中的所述第一发光元件的第一阳极在所述基底基板上的正投影与在所述相应第一子像素中的所述节点连接线在所述基底基板上的正投影至少部分地重叠；在相应第二子像素中的所述第二发光元件的第二阳极在所述基底基板上的正投影与在所述相应第二子像素中的所述节点连接线在所述基底基板上的正投影至少部分重叠；以及在相应第三子像素中的所述第三发光元件的第三阳极在所述基底基板上的正投影与在所述相应第三子像素中的所述节点连接线在所述基底基板上的正投影至少部分重叠，与在所述相应第四子像素中的所述节点连接线在所述基底基板上的正投影至少部分重叠。
33.可选地，在所述相应第一子像素中的所述第一阳极在所述基底基板上的正投影覆盖在所述相应第一子像素中的所述节点连接线在连接到第一电容器电极的位置处的一部分在所述基底基板上的正投影；在所述相应第二子像素中的所述第二阳极在所述基底基板上的正投影覆盖在所述相应第二子像素中的所述节点连接线在连接到第一电容器电极的位置处的一部分在所述基底基板上的正投影；以及在所述相应第三子像素中的所述第三阳极在所述基底基板上的正投影覆盖在所述相应第四子像素中的所述节点连接线在连接到第一电容器电极的位置处的一部分在所述基底基板上的正投影，并与在所述相应第三子像素中的所述节点连接线在连接到第一电容器电极的位置处的一部分在所述基底基板上的正投影部分重叠。
34.可选地，第三阳极在所述基底基板上的正投影与在相应第三子像素中的第三晶体管在所述基底基板上的正投影至少部分地重叠，并且与在所述相应第四子像素中的第三晶
体管在所述基底基板上的正投影至少部分地重叠，所述相应第四子像素与所述相应第三子像素相邻。
35.可选地，第三阳极在所述基底基板上的正投影与所述相应第三子像素中的所述第三晶体管的有源层在所述基底基板上的正投影至少部分地重叠，与所述相应第四子像素中的第三晶体管的源极在所述基底基板上的正投影至少部分地重叠，以及与所述相应第四子像素中的所述第三晶体管的有源层在所述基底基板上的正投影至少部分地重叠。
36.可选地，第一阳极在所述基底基板上的正投影与在所述相应第一子像素中的第三晶体管在所述基底基板上的正投影至少部分地重叠。
37.可选地，第一阳极在所述基底基板上的正投影覆盖在所述相应第一子像素中的所述第三晶体管的源极在所述基底基板上的正投影部分地重叠，并且与在所述相应第一子像素中的所述第三晶体管的有源层在所述基底基板上的正投影至少部分地重叠。
38.可选地，第二阳极在所述基底基板上的正投影与在所述相应第二子像素中的第三晶体管在所述基底基板上的正投影至少部分地重叠。
39.可选地，第二阳极在所述基底基板上的正投影与在所述相应第二子像素中的所述第三晶体管的有源层在所述基底基板上的正投影部分地重叠。
40.可选地，所述阵列基板还包括：在所述基底基板上的半导体材料层；栅极绝缘层，其位于所述半导体材料层的远离所述基底基板的一侧；绝缘层，其位于所述栅极绝缘层的远离所述基底基板的一侧；层间电介质层，其位于所述绝缘层的远离所述栅极绝缘层的一侧；中继电极层，其位于所述层间电介质层的远离所述绝缘层的一侧；第一平坦化层，其位于所述中继电极层的远离所述层间电介质层的一侧；阳极接触焊盘层，其位于所述第一平坦化层的远离所述层间电介质层的一侧；以及第二平坦化层，其位于所述阳极接触焊盘层的远离所述第一平坦化层的一侧；其中，所述像素限定层位于所述第二平坦化层的远离所述基底基板的一侧；其中，各个阳极位于所述第二平坦化层的远离所述第一平坦化层的一侧；且各个发光层位于各个阳极的远离所述第二平坦化层的一侧；其中，在所述相应第一子像素中，所述第一阳极通过延伸穿过所述第二平坦化层的第一通孔连接到第一阳极接触焊盘；在所述相应第二子像素中，所述第二阳极通过延伸穿过所述第二平坦化层的第二通孔连接到第二阳极接触焊盘；在所述相应第三子像素中，所述第三阳极通过延伸穿过所述第二平坦化层的第三通孔连接到第三阳极接触焊盘；以及在相应第四子像素中，所述第四阳极通过延伸穿过所述第二平坦化层的第四通孔连接到第四阳极接触焊盘。
41.可选地，所述阵列基板还包括分别沿第二方向延伸的多条电压供应线；其中，所述多条电压供应线中的各条电压供应线包括第一倾斜部分、第二倾斜部分、连接所述第一倾斜部分和所述第二倾斜部分的第一平行部分、通过所述第二倾斜部分连接到所述第一平行部分的第二平行部分；所述第一平行部分和所述第二平行部分分别沿实质平行于所述第二方向的方向延伸；所述第一倾斜部分沿着相对于所述第一方向的第一倾斜角延伸；所述第二倾斜部分沿着相对于所述第一方向的第二倾斜角延伸；所述第一倾斜角和所述第二倾斜角互为补角；所述第一平行部分和所述第二平行部分的分别沿着实质上平行于所述第二方向的方向的中心线间隔开大于零的宽度；所述多条电压供应线中的各条电压供应线包括顺序连接的所述第一倾斜部分、所述第一平行部分、所述第二倾斜部分、所述第二平行部分的重复图案；所述多条电压供应线中的各条电压供应线中的第一平行部分沿着实质上平行于
所述第二方向的第一排列方向排列；所述多条电压供应线中的各条电压供应线中的第二平行部分沿着实质上平行于所述第二方向的第二排列方向排列；以及所述第一平行部分和所述第二倾斜部分组合地围绕所述连接部分的一侧，所述连接部分通过延伸穿过第一平坦化层的通孔连接到所述多条数据线中的相应一条，并且通过延伸穿过所述层间电介质层、所述绝缘层和所述栅极绝缘层的通孔连接到所述第二晶体管的源极。
42.可选地，所述阵列基板还包括分别沿第二方向延伸的多条电压供应线；以及防干扰块，其与所述第二电容器电极处于同一层中，所述多条电压供应线中的相应一条通过第三主通孔连接到所述防干扰块；其中，所述防干扰块包括基部、第一臂和第二臂；所述多条电压供应线中的所述相应一条通过所述第三主通孔连接到所述基部；所述第一臂包括第一末端部分和连接所述基部与所述第一末端部分的第一连接桥部分；所述第二臂包括第二末端部分和连接所述基部与所述第二末端部分的第二连接桥部分；所述第一末端部分和所述第一连接桥部分沿着实质上平行于所述第二方向的方向布置；所述第二末端部分和所述第二连接桥部分沿着实质上平行于所述第二方向的方向布置；所述基部的纵向侧沿着实质上平行于所述第一方向的方向；所述基部的横向侧沿着实质上平行于所述第二方向的方向；所述基部具有实质上矩形形状；所述第一末端部分具有实质上矩形形状；所述第二末端部分具有实质上矩形形状；所述第一连接桥部分具有伪三角形形状；以及所述第二连接桥部分具有三角形形状。
43.可选地，多个像素驱动电路中的各个像素驱动电路还包括驱动晶体管；各个第一子像素中的所述第一阳极在所述基底基板上的正投影与各个第一子像素中的所述第二电容器电极在所述基底基板上的正投影至少部分重叠；各个第二子像素中的所述第二阳极在所述基底基板上的正投影与各个第二子像素中的所述第二电容器电极在所述基底基板上的正投影至少部分重叠；以及各个第三子像素中的所述第三阳极在所述基底基板上的正投影与各个第三子像素中的所述第二电容器电极在所述基底基板上的正投影至少部分重叠；以及各个第一子像素中的所述第一阳极在所述基底基板上的正投影与各个第一子像素中的驱动晶体管的有源层在所述基底基板上的正投影至少部分地重叠；各个第二子像素中的所述第二阳极在所述基底基板上的正投影与各个第二子像素中的驱动晶体管的有源层在所述基底基板上的正投影至少部分地重叠；各个第三子像素中的所述第三阳极在所述基底基板上的正投影与各个第三子像素中的驱动晶体管的有源层在所述基底基板上的正投影至少部分地重叠；以及各个第四子像素中的所述第四阳极在所述基底基板上的正投影与各个第四子像素中的驱动晶体管的有源层在所述基底基板上的正投影至少部分地重叠。
44.在一个方面，本公开提供了一种显示设备，包括本文所述或通过本文所述的方法制造的阵列基板，以及连接至所述阵列基板的集成电路。
附图说明
45.根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
46.图1是根据本公开的一些实施例中的阵列基板的平面图。
47.图2a是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
48.图2b是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
49.图3a是示出根据本公开的一些实施例中的阵列基板的多个子像素的结构的图。
50.图3b是示出了根据本公开的一些实施例中的阵列基板的多个子像素在阵列基板中的子像素布置的示意图。
51.图3c是示出图3a所示的阵列基板的多个子像素中的半导体材料层的结构的图。
52.图3d是示出图3a所示的阵列基板的多个子像素中的第一导电层的结构的图。
53.图3e是示出图3a所示的阵列基板的多个子像素中的第二导电层的结构的图。
54.图3f是示出图3a所示的阵列基板的多个子像素中的第一信号线层的结构的图。
55.图3g是示出图3a所示的阵列基板的多个子像素中的第二信号线层的结构的图。
56.图3h是示出图3a所示的阵列基板的多个子像素中的阳极的结构的图。
57.图3i是示出了图3a所示的阵列基板的多个子像素中的阳极和数据线的叠加的图。
58.图3j是示出了根据本公开的一些实施例中的阵列基板的多个子像素中的阳极和数据线的叠加的图。
59.图4a是沿图3a中的a-a'线的截面图。
60.图4b是沿图3a中的b-b'线的截面图。
61.图4c是沿图3a中的c-c'线的截面图。
62.图4d是沿图3a中的d-d'线的截面图。
63.图5a是阵列基板的截面图。
64.图5b是示出阵列基板的截面图的示意图。
65.图5c是示出阵列基板的截面图的示意图。
66.图5d是示出阵列基板的截面图的示意图。
67.图6示出了根据本公开的一些实施例中的第二阳极和第四阳极之间的结构差异。
68.图7示出了根据本公开的一些实施例中的第四数据线在像素限定层上的正投影。
69.图8a是示出了根据本公开的一些实施例中的阵列基板的多个子像素的结构的图。
70.图8b是示出了图8a所示的阵列基板的多个子像素中的阳极的结构的图。
71.图8c是示出了图8a所示的阵列基板的多个子像素中的阳极和数据线的叠加的图。
72.图8d示出了根据本公开的一些实施例中的第四数据线在第三阳极上的正投影。
73.图8e是沿图8c中的虚线vl的截面图。
74.图9a是示出了根据本公开的一些实施例中的阵列基板中的阳极和半导体材料层的图。
75.图9b是沿图9a中的e-e'线的截面图。
76.图9c是沿图9a中的f-f'线的截面图。
77.图9d是沿图9a中的g-g'线的截面图。
78.图10示出了根据本公开的一些实施例中的电压供应线的部分结构。
79.图11示出了根据本公开的一些实施例中的防干扰块的详细结构。
80.图12是示出图3a所示的阵列基板的多个子像素中的阳极和发光层的叠加的图。
81.图13是示出了根据本公开的一些实施例中的阵列基板中的阳极的结构的图。
82.图14a是示出了根据本公开的一些实施例中的阵列基板的多个子像素中的第二信号线层的结构的图。
83.图14b是示出了根据本公开的一些实施例中的阵列基板的多个子像素中的阳极和
第二信号线层的叠加的图。
84.图14c是示出了根据本公开的一些实施例中的阵列基板的多个子像素中的第一信号线层和第二信号线层的叠加的图。
85.图14d是示出了根据本公开的一些实施例中的阵列基板的多个子像素的结构的图。
86.图14e是沿图14e中的h-h'线的截面图。
具体实施方式
87.现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
88.本公开尤其提供了一种阵列基板和显示设备，其基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括多条第一类型数据线和多条第二类型数据线。可选地，所述多条第一类型数据线中的各条第一类型数据线穿过第一颜色的多个子像素的子像素开口，并且不穿过第二颜色的任何子像素的子像素开口，也不穿过第三颜色的任何子像素的子像素开口，所述第一颜色、所述第二颜色和所述第三颜色是三种不同的颜色；所述多条第二类型数据线中的各条第二类型数据线不穿过任何子像素开口。可选地，包含所述多条第一类型数据线中的相应一条在第二平面上的正投影的第一平面将所述第一颜色的子像素的相应子像素开口分成第一区域和第二区域，所述第一平面正交于所述第二平面，所述第二平面包含像素限定层的表面。可选地，所述第一区域的第一面积与所述第二区域的第二面积的比在2:8至8:2的范围内。可选地，多条第一类型数据线的总数与所述多条第二类型数据线的总数的比在0.2至4的范围内，例如0.3至3。
89.在一些实施例中，阵列基板包括基底基板；多条数据线；分别在多个子像素中的多个发光元件；以及在所述基底基板上的像素限定层，所述像素限定层限定多个子像素开口。可选地，所述多个发光元件包括各个第一子像素中的第一发光元件、各个第二子像素中的第二发光元件、各个第三子像素中的第三发光元件和各个第四子像素中的第四发光元件。可选地，所述多个子像素开口包括分别延伸穿过所述像素限定层的各个第一子像素开口、各个第二子像素开口、各个第三子像素开口、各个第四子像素开口。可选地，所述第一发光元件的第一发光层通过相应第一子像素开口连接到所述第一发光元件的第一阳极。可选地，所述第二发光元件的第二发光层通过相应第二子像素开口连接到所述第二发光元件的第二阳极。可选地，所述第三发光元件的第三发光层通过相应第三子像素开口连接到所述第三发光元件的第三阳极。可选地，所述第四发光元件的第四发光层通过相应第四子像素开口连接到所述第四发光元件的第四阳极。可选地，所述各个第一子像素开口、所述各个第二子像素开口和所述各个第四子像素开口中的每一个不被任何数据线穿过。可选地，所述多条数据线中的一条数据线穿过相应第三子像素开口。
90.图1是根据本公开的一些实施例中的阵列基板的平面图。参照图1，阵列基板包括子像素sp的阵列。每个子像素包括电子元件，例如发光元件。在一个示例中，发光元件由像素驱动电路pdc驱动。阵列基板包括多条栅线gl、多条数据线dl、多条电压供应线vdd(例如，高电压供应线)和多条第二电压供应线(例如，低电压供应线vss)。子像素sp中的各个子像
素的发光由像素驱动电路pdc驱动。在一个示例中，高电压信号(例如vdd信号)通过多条电压供应线vdd中的相应一条输入到连接至发光元件的阳极的像素驱动电路pdc；低电压信号(例如，vss信号)通过多条第二电压供应线中的相应一条(例如，低电压供应线vss)输入到发光元件的阴极。高电压信号(例如vdd信号)和低电压信号(例如vss信号)之间的电压差是驱动电压δv，其驱动发光元件发光。
91.在本阵列基板中可以使用各种适当的像素驱动电路。适当的驱动电路的示例包括3t1c、2t1c、4t1c、4t2c、5t2c、6t1c、7t1c、7t2c和8t2c。在一些实施例中，多个像素驱动电路中的各个像素驱动电路是7t1c驱动电路。在本阵列基板中可以使用各种适当的发光元件。适当的发光元件的示例包括有机发光二极管、量子点发光二极管和微发光二极管。可选地，发光元件为微发光二极管。可选地，发光元件是包括有机发光层的有机发光二极管。
92.图2a是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。参照图2，在一些实施例中，像素驱动电路包括驱动晶体管td；具有第一电容器电极ce1和第二电容器电极ce2的存储电容器cst；第一晶体管t1，其具有连接到多个第一重置控制信号线rst1中的相应一个的栅极、连接到多个第一重置信号线vint1中的相应一个的源极、以及连接到存储电容器cst的第一电容器电极ce1和驱动晶体管td的栅极的漏极；第二晶体管t2，其具有连接到栅线gl的栅极、连接到数据线dl的源极、和连接到驱动晶体管td的源极的漏极；第三晶体管t3，其栅极连接到栅线gl、其源极连接到存储电容器cst的第一电容器电极ce1和驱动晶体管td的栅极、以及其漏极连接到驱动晶体管td的漏极；第四晶体管t4，其栅极连接到多个发光控制信号线em中的相应一个、其源极连接到多条电压供应线vdd中的相应一条、以及其漏极连接到驱动晶体管td的源极和第二晶体管t2的漏极；第五晶体管t5，其具有连接到多个发光控制信号线em中的相应一个的栅极、连接到驱动晶体管td的漏极和第三晶体管t3的漏极的源极、以及连接到发光元件le的阳极的漏极；以及第六晶体管t6，其具有连接到多个第二重置控制信号线rst2中的相应一个的栅极、连接到多个第二重置信号线vint2中的相应一个的源极、以及连接到第五晶体管的漏极和发光元件le的阳极的漏极。第二电容器电极ce2连接至多条电压供应线vdd中的相应一条与第四晶体管t4的源极。
93.像素驱动电路还包括第一节点n1、第二节点n2、第三节点n3以及第四节点n4。第一节点n1连接至驱动晶体管td的栅极、第一电容器电极ce1以及第三晶体管t3的源极。第二节点n2连接至第四晶体管t4的漏极、第二晶体管t2的漏极及驱动晶体管td的源极。第三节点n3连接至驱动晶体管td的漏极、第三晶体管t3的漏极和第五晶体管t5的源极。第四节点n4连接至第五晶体管t5的漏极、第六晶体管t6的漏极及发光元件le的阳极。
94.图3a是示出根据本公开的一些实施例中的阵列基板的多个子像素的结构的图。图3b是示出了根据本公开的一些实施例中的阵列基板的多个子像素在阵列基板中的子像素布置的示意图。参照图3a与图3b，在一些实施例中，阵列基板包括多个子像素。在一些实施例中，多个子像素包括各个第一子像素sp1、各个第二子像素sp2、各个第三子像素sp3和各个第四子像素sp4。可选地，阵列基板的各个像素包括各个第一子像素sp1、各个第二子像素sp2、各个第三子像素sp3和各个第四子像素sp4。阵列基板中的多个子像素以阵列布置。在一个示例中，多个子像素的阵列包括s1-s2-s3-s4格式的重复阵列，其中s1代表各个第一子像素sp1，s2代表各个第二子像素sp2，s3代表各个第三子像素sp3，以及s4代表各个第四子像素sp4。在另一个示例中，s1-s2-s3-s4格式是c1-c2-c3-c4格式，其中c1代表第一颜色的
各个第一子像素sp1，c2代表第二颜色的各个第二子像素sp2，c3代表第三颜色的各个第三子像素sp3，c4代表第四颜色的各个第四子像素sp4。在另一个示例中，s1-s2-s3-s4格式是c1-c2-c3-c2'格式，其中c1代表第一颜色的各个第一子像素sp1，c2代表第二颜色的各个第二子像素sp2，c3代表第三颜色的各个第三子像素sp3，c2'代表第二颜色的各个第四子像素sp4。在另一个示例中，c1-c2-c3-c2'格式为r-g-b-g格式，其中各个第一子像素sp1为红色子像素，各个第二子像素sp2为绿色子像素，各个第三子像素sp3为蓝色子像素，以及各个第四子像素sp4为绿色子像素。
95.如图3a和图3b所示，在一些实施例中，阵列基板的多个子像素的最小重复单元包括相应第一子像素sp1、相应第二子像素sp2、相应第三子像素sp3、以及相应第四子像素sp4。图3a示出了彼此相邻布置的多个子像素sp中的总共八个子像素。相应第一子像素sp1、相应第二子像素sp2、相应第三子像素sp3、以及相应第四子像素sp4中的每一个都包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6以及驱动晶体管td。在一些实施例中，多个子像素sp以阵列布置，该阵列具有沿第一方向dr1的多个行和沿第二方向dr2的多个列。可选地，第一方向dr1垂直于第二方向dr2。可选地，第一方向dr1和第二方向dr2以不等于90度的角度彼此交叉。
96.图3c是示出图3a所示的阵列基板的多个子像素中的半导体材料层的结构的图。图3d是示出图3a所示的阵列基板的多个子像素中的第一导电层的结构的图。图3e是示出图3a所示的阵列基板的多个子像素中的第二导电层的结构的图。图3f是示出图3a所示的阵列基板的多个子像素中的第一信号线层的结构的图。图3g是示出图3a所示的阵列基板的多个子像素中的第二信号线层的结构的图。图3h是示出图3a所示的阵列基板的多个子像素中的阳极的结构的图。图4a是沿图3a中的a-a'线的截面图。图4b是沿图3a中的b-b'线的截面图。图4c是沿图3a中的c-c'线的截面图。图4d是沿图3a中的d-d'线的截面图。参考图3a至图3h和图4a至图4d，在一些实施例中，阵列基板包括基底基板bs，基底基板bs上的半导体材料层sml，位于半导体材料层sml的远离基底基板bs的一侧的栅极绝缘层gi，位于栅极绝缘层gi的远离半导体材料层sml的一侧的第一导电层，位于第一导电层的远离栅极绝缘层gi的一侧的绝缘层in，位于绝缘层in的远离第一导电层的一侧的第二导电层，位于第二导电层的远离绝缘层in的一侧的层间电介质层ild，位于层间电介质层ild的远离第二导电层的一侧的第一信号线层，位于第一信号线层的远离层间电介质层ild的一侧的第一平坦化层pln1，位于第一平坦化层pln1的远离第一信号线层的一侧的第二信号线层，位于第二信号线层的远离第一平坦化层pln1的一侧的第二平坦化层pln2和位于第二平坦化层pln2的远离第二信号线层的一侧的阳极层。
97.参照图2a、图3a以及图3c，在一些实施例中，在每一子像素中，半导体材料层具有整体结构。在图3c中，左侧的第一子像素标注有标记，其指示与像素驱动电路中的多个晶体管相对应的区域，所述多个晶体管包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6以及驱动晶体管td。在图3c中，右侧的子像素标注有标记，其指示像素驱动电路中的多个晶体管中的每一个的元件。例如，第一晶体管t1包括有源层act1、源极s1、和漏极d1。第二晶体管t2包括有源层act2、源极s2、和漏极d2。第三晶体管t3包括有源层act3、源极s3和漏极d3。第四晶体管t4包括有源层act4、源极s4和漏极d4。第五晶体管t5包括有源层act5、源极s5和漏极d5。第六晶体管t6包括有源层act6、源极
s6和漏极d6。驱动晶体管td包括有源层actd、源极sd和漏极dd。在一个示例中，在各个子像素中的晶体管(t1、t2、t3、t4、t5、t6和td)的有源层(act1、act2、act3、act4、act5、act6和actd)、源极(s1、s2、s3、s4、s5、s6和sd)以及漏极(d1、d2、d3、d4、d5、d6和dd)是各个子像素中的整体结构的一部分。在另一示例中，晶体管(t1、t2、t3、t4、t5、t6和td)的有源层(act1、act2、act3、act4、act5、act6和actd)、源极(s1、s2、s3、s4、s5、s6和sd)和漏极(d1、d2、d3、d4、d5、d6和dd)在同一层中。
98.参照图2a、图3a、图3d、图4a以及图4b，在一些实施例中，第一导电层包括多条栅线gl、多条第一重置控制信号线rst1、多条发光控制信号线em、多条第二重置控制信号线rst2以及储存电容器cst的第一电容器电极ce1。各种适当的电极材料和各种适当的制造方法可以用于制造第一导电层。例如，导电材料可以通过等离子体增强化学气相沉积(pecvd)工艺沉积在基板上并被图案化。用于制造第一导电层的适当的导电材料的示例包括但不限于，铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多条栅线gl、多条第一重置控制信号线rst1、多条发光控制信号线em、多条第二重置控制信号线rst2和第一电容器电极ce1位于同一层中。
99.如本文所用，术语“同一层”是指在同一步骤中同时形成的各层之间的关系。在一个示例中，当多条栅线gl和第一电容器电极ce1是由同一材料层中进行的同一图案化工艺的一或多个步骤所形成时，多条栅线gl和第一电容器电极ce1位于同一层中。在另一示例中，通过同时执行形成多条栅线gl的步骤和形成第一电容器电极ce1的步骤，多条栅线gl和第一电容器电极ce1可形成于同一层中。术语“同一层”并不总是意味着在截面图中该层的厚度或该层的高度是相同的。
100.参照图2a、图3a与图3e，在一些实施例中，第二导电层包括多条第一重置信号线vint1、储存电容器cst的第二电容器电极ce2、防干扰块ipb和多条第二重置信号线vint2。各种适当的导电材料和各种适当的制造方法可以用于制造第二导电层。例如，导电材料可以通过等离子体增强化学气相沉积(pecvd)工艺沉积在基板上并被图案化。用于制造第二导电层的适当的导电材料的示例包括但不限于，铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个第一重置信号线vint1、多个第二重置信号线vint2、防干扰块ipb以及第二电容器电极ce2位于同一层中。参考图2a、图3a、图3d和图4b，在一些实施例中，防干扰块ipb与第二电容器电极ce2在同一层中。多个电压供应线vdd中的相应一个通过第三主通孔v3连接到防干扰块ipb。可选地，第三主通孔v3延伸穿过层间电介质层ild。
101.参照图2a、图3a、图3c与图3f，在一些实施例中，第一信号线层包括多条电压供应线vdd、节点连接线cln、第二连接线cl2和第三连接线cl3。节点连接线cln将第一电容器电极ce1和在各个子像素中的第三晶体管t3的源极连接在一起。第二连接线cl2将多个第一重置信号线vint1中的相应一个和在相应子像素中的第一晶体管t1的源极连接在一起。第三连接线cl3将多个第二重置信号线vint2中的相应一个和在相应子像素中的第六晶体管t6的源极连接在一起。在一些实施例中，第一信号线层还包括在多个子像素sp中的相应一个子像素中的中继电极re。中继电极将多个子像素sp中的相应一个中的第五晶体管t5的源极连接到多个子像素sp中的相应一个中的阳极接触焊盘。各种适当的导电材料和各种适当的制造方法可以用于制造信号线层。例如，导电材料可以通过等离子体增强化学气相沉积
(pecvd)工艺沉积在基板上并被图案化。用于制造第一信号线层的适当导电材料的示例包括但不限于铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，多个电压供应线vdd、多个数据线dl、节点连接线cln、第二连接线cl2、第三连接线cl3和中继电极re位于同一层中。
102.图4c是沿图3a中的c-c'线的截面图。参照图2a、图3a、图3f与图4c，在一些实施例中，第二连接线cl2将多个第一重置信号线vint1中的相应一个与在各个子像素中的第一晶体管t1的源极s1连接在一起。多个第一重置信号线vint1中的相应一个经配置以通过第二连接线cl2将重置信号提供到在各个子像素中的第一晶体管t1的源极s1。可选地，第二连接线cl2通过延伸穿过层间电介质层ild的第五主通孔v5连接到多个第一重置信号线vint1中的相应一个。可选地，第二连接线cl2经由延伸穿过层间电介质层ild、绝缘层in及栅极绝缘层gi的第六主通孔v6连接至在各个子像素中的第一晶体管t1的源极s1。
103.图4d是沿图3a中的d-d'线的截面图。参照图2a、图3a、图3f与图4d，在一些实施例中，第三连接线cl3将多个第二重置信号线vint2中的相应一个与在各个子像素中的第六晶体管t6的源极s6连接在一起。多个第二重置信号线vint2中的相应一个经配置以通过第二连接线cl2将重置信号提供到在各个子像素中的第六晶体管t6的源极s6。可选地，第三连接线cl3通过延伸穿过层间电介质层ild的第七主通孔v7连接到多个第二重置信号线vint2中的相应一个。可选地，第三连接线cl3通过延伸穿过层间电介质层ild、绝缘层in及栅极绝缘层gi的第八主通孔v8连接至在各个子像素中的第六晶体管t6的源极s6。
104.参照图2a、图3a与图3g，在一些实施例中，第二信号线层包括多条数据线dl。可选地，第二信号线层还包括在多个子像素sp中的各个子像素中的阳极接触焊盘acp。阳极接触焊盘acp通过多个子像素sp的各个子像素中的中继电极电连接到多个子像素sp的各个子像素中的第五晶体管t5的源极。参考图2a、图3a、图3f、图3g和图4b，在一些实施例中，多条数据线dl中的各条数据线通过延伸穿过第一平坦化层pln-1的通孔v4-1连接到连接部分cp，并且连接部分cp通过延伸穿过层间电介质层ild、绝缘层in和栅极绝缘层gi的通孔v4-2连接到第二晶体管的源极s2。
105.参照图2a、图3a、图3d、图3e与图4a，在一些实施例中，除了其中不存在第二电容器电极ce2的一部分的孔区域h外，第二电容器电极ce2在基底基板bs上的正投影完全覆盖第一电容器电极ce1在基底基板bs上的正投影并留有余量。在一些实施例中，信号线层包括节点连接线cln，其位于层间电介质层ild的远离第二电容器电极ce2的一侧。节点连接线cln与多条电压供应线vdd在同一层中。可选地，所述阵列基板还包括在孔区域h中且延伸穿过所述层间电介质层ild和所述绝缘层in的第一主通孔v1。可选地，节点连接线cln通过第一主通孔v1连接到第一电容器电极ce1。在一些实施例中，第一电容器电极ce1位于栅极绝缘层in的远离基底基板bs的一侧。可选地，阵列基板还包括第一主通孔v1和第二主通孔v2。第一主通孔v1位于孔区域h中，并延伸穿过层间电介质层ild和绝缘层in。第二主通孔v2延伸穿过层间电介质层ild、绝缘层in和栅极绝缘层gi。可选地，节点连接线cln通过第一主通孔v1连接到第一电容器电极ce1，并且通过第二主通孔v2连接到半导体材料层sml。可选地，节点连接线cln连接至第三晶体管的源极s3，如图4a所示。
106.参考图2a、图3a、图3e和图4b，在一些实施例中，防干扰块ipb与第二电容器电极ce2在同一层中。多个电压供应线vdd中的相应一个通过第三主通孔v3连接到防干扰块ipb。
可选地，第三主通孔v3延伸穿过层间电介质层ild。可选地，防干扰块ipb在基底基板bs上的正投影与多个电压供应线vdd中的相应的一个在基底基板bs上的正投影部分地重叠。可选地，防干扰块ipb在基底基板bs上的正投影与第三晶体管t3的有源层act3在基底基板bs上的正投影至少部分地重叠。可选地，防干扰块ipb在基底基板bs上的正投影与第一晶体管t1的漏极d1在基底基板bs上的正投影至少部分重叠。可选地，防干扰块ipb的一部分在基底基板bs上的正投影和多个电压供应线中的相应一个电压供应线的一部分在基底基板bs上的正投影共同地与第三晶体管t3的有源层act3的一部分在基底基板bs上的正投影重叠。
107.如在此所使用的，有源层是指晶体管的包括半导体材料层的至少一部分的组件，该半导体材料层的至少一部分在基底基板上的正投影与栅极在基底基板上的正投影重叠。如这里所使用的，源极指的是连接到有源层的一侧的晶体管的组件，漏极指的是连接到有源层的另一侧的晶体管的组件。在双栅极型晶体管(例如，第三晶体管t3)的情况下，有源层是指晶体管的包括半导体材料层的第一部分、半导体材料层的第二部分、和在第一部分与第二部分之间的第三部分的组件，其中半导体材料层的第一部分在基底基板上的正投影与第一栅极在基底基板上的正投影重叠，半导体材料层的第二部分在基底基板上的正投影与第二栅极在基底基板上的正投影重叠。在双栅极型晶体管的情况中，源极是指连接到第一部分的远离第三部分的一侧的晶体管的组件，且漏极是指连接到第二部分的远离第三部分的一侧的晶体管的组件。
108.参考图2a、图3a和图3h，在一些实施例中，阵列基板包括在各个第一子像素sp1中的第一阳极ad1、在各个第二子像素sp2中的第二阳极ad2、在各个第三子像素sp3中的第三阳极ad3、以及在各个第四子像素sp4中的第四阳极ad4。第一阳极ad1、第二阳极ad2、第三阳极ad3和第四阳极ad4分别是分别在各个第一子像素sp1、各个第二子像素sp2、各个第三子像素sp3和各个第四子像素sp4中的第一发光元件的阳极、第二发光元件的阳极、第三发光元件的阳极和第四发光元件的阳极。在一些实施例中，阵列基板还包括位于第一阳极ad1、第二阳极ad2、第三阳极ad3和第四阳极ad4的远离第二平坦化层pln2的一侧的像素限定层pdl。阵列基板还包括分别延伸穿过像素限定层pdl的相应第一子像素开口sa1、相应第二子像素开口sa2、相应第三子像素开口sa3、相应第四子像素开口sa4。在一些实施例中，各个第一子像素sp1为红色子像素，第一阳极ad1为红色子像素的阳极；各个第二子像素sp2为第一绿色子像素，第二阳极ad2为第一绿色子像素的阳极；各个第三子像素sp3为蓝色子像素，第三阳极ad3为蓝色子像素的阳极；各个第四子像素sp4为第二绿色子像素，第四阳极ad4为第二绿色子像素的阳极。
109.本公开的发明人发现，显示面板中的阳极的均匀度可能不利地影响图像显示。例如，色移(color shift)可以由阳极倾斜引起。在本公开中发现，阳极下面的信号线可显著影响阳极倾斜的程度。在一个示例中，在阳极下面，在一侧设置信号线，而另一侧没有信号线。这导致在信号线的顶部上的平坦化层的表面不均匀。平坦化层的表面不均匀又导致平坦化层顶部上的阳极倾斜。图5a是阵列基板的截面图。如图5a所示，在平坦化层2的左侧部分下面存在信号线1导致平坦化的表面不均匀，进而导致平坦化层2的顶部上的阳极3向右侧倾斜。倾斜的阳极朝显示面板的右侧反射更多的光。在显示面板中，与不同颜色的子像素相关联的阳极具有不同的倾斜角，因此由不同颜色的子像素中的阳极反射的光以不同的角度分别反射不同颜色的光。这个问题的累积效应导致在大视角处的色移。
110.图5b是示出阵列基板的截面图的示意图。如图5b所示，在未倾斜的第三阳极3-3下面没有信号线1。信号线1位于阳极3-1和3-2的下面。然而，信号线仅位于阳极3-1的右侧部分的下面，并且仅位于阳极3-2的左侧部分的下面，这导致这两个阳极倾斜。阳极3-1、3-2和3-3分别是红色子像素的阳极、绿色子像素的阳极和蓝色子像素的阳极。因为不同颜色的三个子像素中的阳极的倾斜角彼此不同，所以在大视角处发生色移。
111.图5c是示出阵列基板的截面图的示意图。如图5c所示，信号线存在于阳极3-1的左侧部分和右侧部分的下面，并且存在于阳极3-2的左侧部分和右侧部分的下面。在阳极3-3下面没有信号线。所有阳极基本上都没有倾斜，从而减轻了色移问题。
112.图5d是示出阵列基板的截面图的示意图。如图5d所示，信号线存在于阳极3-1的中心部分的下面，并且存在于阳极3-2的中心部分的下面。在阳极3-3下面没有信号线。所有阳极基本上没有倾斜，从而减轻了色移问题。
113.本阵列基板采用了阳极和连接线的复杂结构，以实现阳极下面的平坦化层的平坦表面。因此，可以减轻色移问题。图3i是示出了图3a所示的阵列基板的多个子像素中的阳极和数据线的叠加的图。参照图3i，在一些实施例中，阵列基板包括多条数据线、分别在多个子像素中的多个发光元件、以及在基底基板上的像素限定层pdl，像素限定层限定多个子像素开口。多个发光元件包括在各个第一子像素sp1中的第一发光元件、在各个第二子像素sp2中的第二发光元件、在各个第三子像素sp3中的第三发光元件、以及在各个第四子像素sp4中的第四发光元件。多个子像素开口包括分别延伸穿过像素限定层pdl的各个第一子像素开口sa1、各个第二子像素开口sa2、各个第三子像素开口sa3、各个第四子像素开口sa4。第一发光元件的第一发光层通过相应的第一子像素开口sa1连接到第一发光元件的第一阳极ad1；第二发光元件的第二发光层通过相应的第二子像素开口sa2连接到第二发光元件的第二阳极ad2；第三发光元件的第三发光层通过相应的第三子像素开口sa3连接到第三发光元件的第三阳极ad3；以及第四发光元件的第四发光层通过相应的第四子像素开口sa4连接到第四发光元件的第四阳极ad4。
114.在一些实施例中，相应的第一子像素开口sa1、相应的第二子像素开口sa2和相应的第四子像素开口sa4中的每一个不被任何数据线穿过。如图3i所示，多个数据线中的一个穿过相应的第三子像素开口sa3。
115.在一些实施例中，多个子像素开口包括多个最小重复单元。多个最小重复单元中的各个最小重复单元包括相应的第一子像素开口sa1、相应的第二子像素开口sa2、相应的第三子像素开口sa3和相应的第四子像素开口sa4。可选地，如图3i所示，多个最小重复单元中的各个最小重复单元中的相应的第一子像素开口sa1、相应的第二子像素开口sa2、相应的第三子像素开口sa3和相应的第四子像素开口sa4连续布置(例如，沿着一行)。在本公开的上下文中，最小重复单元不必是整个阵列基板中的最小重复单元。最小重复单元可以是阵列基板的局部区域(例如，阵列基板的中心区域)中的最小重复单元。可选地，具有最小重复单元的局部区域包括沿行方向的至少三个最小重复单元。可选地，具有最小重复单元的局部区域包括沿列方向的至少三个最小重复单元。
116.在一些实施例中，多条数据线包括第一数据线dl1、第二数据线dl2、第三数据线dl3和第四数据线dl4，它们被配置为分别向相应的第一子像素sp1、相应的第二子像素sp2、相应的第三子像素sp3和相应的第四子像素sp4提供数据信号。可选地，所述多条数据线包
括多个数据线重复组。可选地，多个数据线重复组中的各个组包括第一数据线dl1、第二数据线dl2、第三数据线dl3和第四数据线dl4。可选地，第一数据线dl1、第二数据线dl2、第三数据线dl3和第四数据线dl4连续布置(例如，沿着一行)。如图3i所示，在一些实施例中，第四数据线dl4穿过相应的第三子像素开口sa3。可选地，多条数据线中没有数据线穿过相应的第一子像素开口sa1、相应的第二子像素开口sa2或相应的第四子像素开口sa4。
117.在一些实施例中，相应的第一子像素开口sa1、相应的第二子像素开口sa2、相应的第三子像素开口sa3和相应的第四子像素开口sa4沿行连续布置；第一数据线dl1、第二数据线dl2、第三数据线dl3和第四数据线dl4沿行连续布置。如图3i所示，相应的第一子像素开口sa1在第一数据线dl1和第二数据线dl2之间；相应的第二子像素开口sa2在第二数据线dl2和第三数据线dl3之间；第四数据线dl4穿过相应的第三子像素开口sa3；并且相应的第四子像素开口sa4位于第四数据线dl4的远离第三数据线dl3的一侧。
118.图3j是示出了根据本公开的一些实施例中的阵列基板的多个子像素中的阳极和数据线的叠加的图。参照图3j，在一些实施例中，相应的第一子像素开口sa1、相应的第二子像素开口sa2、相应的第三子像素开口sa3和相应的第四子像素开口sa4在两个最接近的相邻行中的第一行中的第一最小重复单元中。多个最小重复单元包括在两个最接近的相邻行中的第二行中的第二最小重复单元。第二最小重复单元沿着行方向相对于第一最小重复单元具有两倍的数据线间距离的位移，所述数据线间距离是沿着行方向的两条最接近的数据线之间的最短距离。在本公开的上下文中，沿行方向的两条最接近的数据线之间的最短距离是指显示器中的沿行方向两条最接近的数据线之间的最短距离。可选地，所述数据线间距离等于同一颜色的子像素间距离的一半，其中，同一颜色的子像素间距离是指同一行中同一颜色的两个子像素的中心之间的距离。可选地，第二行中的第二最小重复单元包括沿着行连续布置的第二相应第一子像素开口2sa1、第二相应第二子像素开口2sa2、第二相应第三子像素开口2sa3以及第二相应第四子像素开口2sa4。如图3j所示，第四数据线dl4穿过相应的第三子像素开口sa3；并且第二数据线dl2穿过第二行中的第二相应第二子像素开口2sa2。
119.在一些实施例中，阵列基板的多个子像素的最小重复单元包括相应的第一子像素sp1、相应的第二子像素sp2、相应的第三子像素sp3和相应的第四子像素sp4。在一些实施例中，相应的第一子像素、相应的第二子像素、相应的第三子像素和相应的第四子像素中的两个子像素是相同颜色(例如，绿色)的子像素。可选地，相应的第二子像素sp2和相应的第四子像素sp4是相同颜色的子像素，其不同于相应的第一子像素sp1的颜色，也不同于相应的第三子像素sp3的颜色。在一个示例中，相应的第二子像素sp2和相应的第四子像素sp4是绿色子像素，相应的第一子像素sp1是红色子像素，相应的第三子像素sp3是蓝色子像素。在一些实施例中，第一发光元件、第二发光元件、第三发光元件和第四发光元件中的两个发光元件是相同颜色(例如，绿色)的发光元件。可选地，所述第二发光元件和所述第四发光元件为相同颜色的发光元件，其不同于所述第一发光元件的颜色，也不同于所述第三发光元件的颜色。在一个示例中，第二发光元件和第四发光元件是绿色发光元件，第一发光元件是红色发光元件，第三发光元件是蓝色发光元件。
120.在一些实施例中，如图3i所示，第一阳极ad1、第二阳极ad2和第三阳极ad3具有不同的面积和不同的形状。在一些实施例中，如图3i所示，第一阳极ad1、第二阳极ad2和第四
阳极ad4具有不同的面积和不同的形状。可选地，如图3i中所示，第一阳极ad1、第二阳极ad2、第三阳极ad3和第四阳极ad4具有不同的面积和不同的形状。在一个示例中，第二阳极ad2和第四阳极ad4是相同颜色的两个发光元件的阳极。图6示出了根据本公开的一些实施例中的第二阳极和第四阳极之间的结构差异。参见图6，在一些实施例中，第二阳极ad2包括第一主体部分mp1、第一额外部分ep1和第二额外部分ep2；第四阳极ad4包括第二主体部分mp2和第三额外部分ep3。
121.在一些实施例中，第一主体部分mp1是矩形部分和三角形部分的组合，第二主体部分mp2是矩形部分和三角形部分的组合。可选地，第一主体部分mp1和第二主体部分mp2具有基本相同的形状(和尺寸)。可选地，第一额外部分ep1邻接第一主体部分mp1的三角形部分。可选地，第二额外部分ep2邻接第一主体部分mp1的矩形部分的远离第一主体部分mp1的三角形部分的一侧。可选地，第三额外部分ep3邻接第二主体部分mp2的三角形部分。
122.可选地，第一额外部分ep1、第一主体部分mp1、第二额外部分ep2沿着基本上平行于多个数据线的方向(例如，第二方向dr2)顺序布置。可选地，第二主体部分mp2和第三额外部分ep3沿着基本上平行于多个数据线的方向(例如，第二方向dr2)顺序布置。
123.图7示出了根据本公开的一些实施例中的第四数据线在像素限定层上的正投影。参照图7，在一些实施例中，第一平面将相应的第三子像素开口sa3分成第一区域r1和第二区域r2，所述第一平面包含第四数据线在包含像素限定层pdl的表面的第二平面上的正投影pdl4。可选地，第一平面正交于第二平面。在一些实施例中，第一区域的第一面积与第二区域的第二面积的比在2:8至8:2的范围内，例如2:8至3:8、3:8至1:2、1:2至5:8、5:8至6:8、6:8至7:8、7:8至1:1、1:1至8:7、8:7至8:6、8:6至8:5、8:5至1:2、1:2至3:8或3:8至2:8。可选地，第一区域的第一面积与第二区域的第二面积的比在1:1.5至1.5:1的范围内，例如1:1.5至1:1.4、1:1.4至1:1.3、1:1.3至1:1.2、1:1.2至1:1.1、1:1.1至1:1、1:1至1.1:1、1.1:1至1.2:1、1.2:1至1.3:1、1.3:1至1.4:1或1.4:1至1.5:1。在一个示例中，第一区域r1的第一面积等于第二区域r2的第二面积。在本公开的上下文中，第一平面是包含正投影pdl4的平面，或者是包含第四数据线中的线在第二平面上的正投影的平面，所述第二平面包含像素限定层pdl的表面，第四数据线中的线沿着与第四数据线的延伸方向平行的方向延伸。
124.可选地，各个第三子像素开口sa3关于平面pm具有基本上镜像对称性，所述平面pm垂直于像素限定层pdl并与第四数据线在像素限定层pdl上的正投影pdl4相交。如本文所使用的，术语基本上镜像对称性是指两个物体具有在10％误差内(例如，在8％误差内、在6％误差内、在4％误差内、在2％误差内或在1％误差内)的镜像对称性。在一个示例中，在对第一对象进行镜像对称操作之后，第一对象的至少90％与第二对象重叠，并且在对第二对象进行镜像对称操作之后，第二对象的至少90％与第一对象重叠。
125.可选地，各个第三子像素开口sa3具有六边形形状。可选地，第四数据线在像素限定层pdl上的正投影pdl4与六边形形状的中心线基本重叠。
126.图8a是示出了根据本公开的一些实施例中的阵列基板的多个子像素的结构的图。图8b是示出了图8a所示的阵列基板的多个子像素中的阳极的结构的图。图8c是示出了图8a所示的阵列基板的多个子像素中的阳极和数据线的叠加的图。图8a所示的阵列基板中的除了阳极层之外的层具有与图3b至图3g中描述的结构非常相似的结构。参考图8a、图8b和图8c，在一些实施例中，第四数据线dl4穿过第三阳极ad3并且穿过相应的第三子像素开口
sa3。可选地，多个数据线中没有数据线穿过第二阳极ad2。可选地，多个数据线中没有数据线穿过第四阳极ad4。可选地，多个数据线中没有数据线穿过第一阳极ad1。通过使多条数据线中没有数据线穿过第二阳极ad2、第四阳极ad4或第一阳极ad1中的每一个，可以在这些阳极中的每一个下面实现高度平坦的平坦化表面。
127.在一些实施例中，任何数据线在第二阳极ad2上的正投影的面积小于任何数据线在第一阳极ad1上的正投影的面积，并且小于任何数据线在第三阳极ad3上的正投影的面积。在一些实施例中，任何数据线在第四阳极ad4上的正投影的面积小于任何数据线在第一阳极ad1上的正投影的面积，并且小于任何数据线在第三阳极ad3上的正投影的面积。可选地，所述第二阳极的边缘至少部分被与所述第二阳极的边缘相邻的数据线在所述第二阳极上的正投影覆盖。可选地，所述第四阳极的边缘至少部分被与所述第四阳极的边缘相邻的数据线在所述第四阳极上的正投影覆盖。
128.在一些实施例中，第一阳极ad1的边缘至少部分地被与第一阳极ad1的边缘相邻的数据线在第一阳极ad1上的正投影覆盖。
129.图8d示出了根据本公开的一些实施例中的第四数据线在第三阳极上的正投影。参看图8d，在一些实施例中，第四数据线在第三阳极ad3上的正投影pdl4将第三阳极划分成第一阳极区域ar1和第二阳极区域ar2。在一些实施例中，第一阳极区域ar1的第一面积与第二阳极区域ar2的第二面积的比在2:8到8:2的范围内，例如，2:8到3:8、3:8到1:2、1:2到5:8、5:8到6:8、6:8到7:8、7:8到1:1、1:1到8:7、8:7到8:6、8:6到8:5、8:5到1:2、1:2到3:8或3:8到2:8。可选地，第一区域的第一面积与第二区域的第二面积的比在1:1.5至1.5:1的范围内，例如1:1.5至1:1.4、1:1.4至1:1.3、1:1.3至1:1.2、1:1.2至1:1.1、1:1.1至1:1、1:1至1.1:1、1.1:1至1.2:1、1.2:1至1.3:1、1.3:1至1.4:1或1.4:1至1.5:1。在一个示例中，第一阳极区域ar1的第一面积等于第二阳极区域ar2的第二面积。通过使第四数据线dl4以所述方式穿过第三阳极ad3，可以在第三阳极ad3下面实现高度平坦的平坦化表面。
130.在一些实施例中，第三阳极ad3具有第一边缘e1，其位于第四数据线在第三阳极ad3上的正投影pdl4的第一侧，其中第一边缘e1平行于第四数据线并且是在第一侧s1上的离第四数据线在第三阳极ad3上的正投影pdl4最远的边缘；以及第二边缘e2，其位于第四数据线在第三阳极ad3上的正投影pdl4的第二侧，其中第二边缘e2平行于第四数据线，且为在第二侧s2上的离第四数据线在第三阳极ad3上的正投影pdl4最远的边缘。可选地，第一边缘e1和第四数据线在第三阳极ad3上的正投影pdl4之间的第一最短距离dm1与第二边缘e2和第四数据线在第三阳极ad3上的正投影pdl4之间的第二最短距离dm2的比在2:8至8:2的范围内，例如，2:8至3:8、3:8至1:2、1:2至5:8、5:8至6:8、6:8至7:8、7:8至1:1、1:1至8:7、8:7至8:6、8:6至8:5、8:5至1:2、1:2至3:8或3:8至2:8。可选地，第一最短距离dm1与第二最短距离dm2的比在1:1.5至1.5:1的范围内，例如，1:1.5至1:1.4、1:1.4至1:1.3、1:1.3至1:1.2、1:1.2至1:1.1、1:1.1至1:1、1:1至1.1:1、1.1:1至1.2:1、1.2:1至1.3:1、1.3:1至1.4:1或1.4:1至1.5:1。
131.在一些实施例中，在各个子像素中的第一节点在基底基板上的正投影至少部分地与阳极在基底基板上的正投影重叠。参照图2a、图3a至图3h以及图4a，在一些实施例中，在各个第一子像素sp1中的第一阳极ad1在基底基板bs上的正投影与在各个第一子像素sp1中的节点连接线cln在基底基板bs上的正投影至少部分地重叠；在各个第二子像素sp2中的第
二阳极ad2在基底基板bs上的正投影与在各个第二子像素sp2中的节点连接线cln在基底基板bs上的正投影至少部分地重叠；在各个第三子像素sp3中的第三阳极ad3在基底基板bs上的正投影与在各个第三子像素sp3中的节点连接线cln在基底基板bs上的正投影至少部分地重叠，并且与在各个第四子像素sp4中的节点连接线cln在基底基板bs上的正投影至少部分地重叠。可选地，在各个第四子像素sp4中的第四阳极ad4在基底基板bs上的正投影与任何节点连接线的正投影都不重叠。
132.可选地，在各个第一子像素sp1中的第一阳极ad1在基底基板bs上的正投影与在各个第一子像素sp1中的第一电容器电极ce1在基底基板bs上的正投影至少部分地重叠；在各个第二子像素sp2中的第二阳极ad2在基底基板bs上的正投影与在各个第二子像素sp2中的第一电容器电极ce1在基底基板bs上的正投影至少部分地重叠；在各个第三子像素sp3中的第三阳极ad3在基底基板bs上的正投影与在各个第三子像素sp3中的第一电容器电极ce1在基底基板bs上的正投影至少部分地重叠，且与在各个第四子像素sp4中的第一电容器电极ce1在基底基板bs上的正投影至少部分地重叠。可选地，在各个第四子像素sp4中的第四阳极ad4在基底基板bs上的正投影与任何第一电容器电极在基底基板bs上的正投影都不重叠。
133.可选地，在各个第一子像素sp1中的第一阳极ad1在基底基板bs上的正投影与在各个第一子像素sp1中的第二电容器电极ce2在基底基板bs上的正投影至少部分地重叠；在各个第二子像素sp2中的第二阳极ad2在基底基板bs上的正投影与在各个第二子像素sp2中的第二电容器电极ce2在基底基板bs上的正投影至少部分地重叠；在各个第三子像素sp3中的第三阳极ad3在基底基板bs上的正投影与在各个第三子像素sp3中的第二电容器电极ce2在基底基板bs上的正投影至少部分地重叠，且与在各个第四子像素sp4中的第二电容器电极ce2在基底基板bs上的正投影至少部分地重叠。可选地，在各个第四子像素sp4中的第四阳极ad4在基底基板bs上的正投影与任何第二电容器电极的正投影都不重叠。
134.可选地，在各个第一子像素sp1中的第一阳极ad1在基底基板bs上的正投影与在各个第一子像素sp1中的驱动晶体管td的有源层actd在基底基板bs上的正投影至少部分地重叠；在各个第二子像素sp2中的第二阳极ad2在基底基板bs上的正投影与在各个第二子像素sp2中的驱动晶体管td的有源层actd在基底基板bs上的正投影至少部分地重叠；在各个第三子像素sp3中的第三阳极ad3在基底基板bs上的正投影与在各个第三子像素sp3中的驱动晶体管td的有源层actd在基底基板bs上的正投影至少部分地重叠，且与在各个第四子像素sp4中的驱动晶体管td的有源层actd在基底基板bs上的正投影至少部分地重叠。可选地，在各个第四子像素sp4中的第四阳极ad4在基底基板bs上的正投影与任何驱动晶体管的有源层在基底基板bs上的正投影都不重叠。
135.可选地，在各个第一子像素sp1中的第一阳极ad1在基底基板bs上的正投影覆盖在各个第一子像素sp1中的在连接至第一电容器电极ce1的位置处的节点连接线cln的一部分在基底基板bs上的正投影；在各个第二子像素sp2中的第二阳极ad2在基底基板bs上的正投影覆盖在各个第二子像素sp2中的在连接至第一电容器电极ce1的位置处的节点连接线cln的一部分在基底基板bs上的正投影；在各个第三子像素sp3中的第三阳极ad3在基底基板bs上的正投影覆盖在各个第四子像素sp4中的在连接至第一电容器电极ce1的位置处的节点连接线cln的一部分在基底基板bs上的正投影，且与在各个第三子像素sp3中的在连接至第
一电容器电极ce1的位置处的节点连接线cln的一部分在基底基板bs上的正投影部分重叠。
136.在本阵列基板中，像素驱动电路的n1个节点与阳极在基底基板bs上的正投影至少部分重叠，在各个子像素中的在各个阳极之间的负载和在各个像素驱动电路之间的负载可保持彼此一致，从而提高了图像显示均匀性。
137.图9a是示出了根据本公开的一些实施例中的在阵列基板中的阳极和半导体材料层的图。图9b是沿图9a中的e-e'线的截面图。参考图9a和图9b，在一些实施例中，各个第三子像素中的第三发光元件的第三阳极ad3在基底基板bs上的正投影与相应第三子像素中的第三晶体管在基底基板bs上的正投影至少部分重叠，并且与和相应第三子像素邻近的相应第四子像素中的第三晶体管在基底基板bs上的正投影至少部分重叠。可选地，第三阳极ad3在基底基板bs上的正投影与相应第三子像素中的第三晶体管的有源层act3在基底基板bs上的正投影部分重叠，覆盖相应第四子像素中的第三晶体管的源极s3在基底基板bs上的正投影，并且与相应第四子像素中的第三晶体管的有源层act3在基底基板bs上的正投影部分重叠。
138.图9c是沿图9a中的f-f'线的截面图。参考图9a和图9c，在一些实施例中，第一阳极ad1在基底基板bs上的正投影与相应第一子像素中的第三晶体管在基底基板bs上的正投影至少部分重叠。可选地，第一阳极ad1在基底基板bs上的正投影覆盖相应第一子像素中的第三晶体管的源极s3在基底基板bs上的正投影，并且与相应第一子像素中的第三晶体管的有源层act3在基底基板bs上的正投影部分重叠。
139.在本阵列基板中，所述阳极在基底基板bs上的正投影分别与所述第三晶体管的有源层至少部分地重叠。因为阳极通常由反射材料制成，所以它们可以防止紫外线照射在有源层上，从而保护晶体管。
140.图9d是沿图9a中的g-g'线的截面图。参照图9a与图9d，在一些实施例中，第二阳极ad2在基底基板bs上的正投影与相应第二子像素中的第三晶体管在基底基板bs上的正投影至少部分重叠。可选地，第二阳极ad2在基底基板bs上的正投影与相应第二子像素中的第三晶体管的有源层act3在基底基板bs上的正投影部分重叠。
141.图8e是沿图8c中的虚线vl的截面图。参见图8c和图8e，在一些实施例中，在各个第一子像素sp1中，第一阳极ad1通过延伸穿过第二平坦化层pln-2的第一通孔v1-1连接至第一阳极接触焊盘acp1；在各个第二子像素sp2中，第二阳极ad2通过延伸穿过第二平坦化层pln-2的第二通孔v2-1连接到第二阳极接触焊盘acp2；在各个第三子像素sp3中，第三阳极ad3通过延伸穿过第二平坦化层pln-2的第三通孔v3-1连接至第三阳极接触焊盘acp3；在各个第四子像素sp4中，第四阳极ad4通过延伸穿过第二平坦化层pln-2的第四通孔v4-1连接至第四阳极接触焊盘acp4。在一些实施例中，沿着第一方向dr1的虚线vl穿过第一通孔v1-1、第二通孔v2-1、第三通孔v3-1和第四通孔v4-1。
142.在一些实施例中，第一阳极ad1的除了第一阳极ad1通过第一通孔v1-1连接到第一阳极接触焊盘acp1的边缘之外的边缘和相应的第一子像素开口sa1之间的最短距离是不同的。可选地，第二阳极ad2的除了第二阳极ad2通过第二通孔v2-1连接到第二阳极接触焊盘acp2的边缘之外的边缘和相应的第二子像素开口sa2之间的最短距离是不不同的。可选地，第三阳极ad3的除了第三阳极ad3通过第三通孔v3-1连接至第三阳极接触焊盘acp3的一边缘之外的边缘与相应的第三子像素开口sa3之间的最短距离是不同的。
143.图10示出了根据本公开的一些实施例中的电压供应线的部分结构。参考图10，在一些实施例中，多个电压供应线vdd中的各个电压供应线包括第一倾斜部分inp1、第二倾斜部分inp2、连接第一倾斜部分inp1和第二倾斜部分inp2的第一平行部分pa1、通过第二倾斜部分inp2连接到第一平行部分pa1的第二平行部分pa2。第一平行部分pa1和第二平行部分pa2分别沿着基本上平行于第二方向dr2的方向延伸。第一倾斜部分inp1沿着相对于第一方向dr1的第一倾斜角α1延伸。第二倾斜部分inp2沿着相对于第一方向dr2的第二倾斜角α2延伸。可选地，第一倾斜角α1和第二倾斜角α2互为补角，例如，α1+α2＝180
°
。第一平行部分pa1和第二平行部分pa2的分别沿着基本平行于第二方向dr2的方向的各中心线间隔开大于零的宽度w。
144.如图10所示，多个电压供应线vdd中的各个电压供应线包括顺序连接的第一倾斜部分inp1、第一平行部分pa1、第二倾斜部分inp2、第二平行部分pa2的重复图案。在本公开的上下文中，术语“重复图案”是指完全重复的图案，或允许与完全重复的图案的偏差小于5％(例如，小于4％、小于3％、小于2％或小于1％)的基本上重复的图案。在本公开的上下文中，重复图案不必是遍及整个阵列基板的重复图案。重复图案可以是阵列基板的局部区域(例如，阵列基板的中心区域)中的重复图案。
145.多个电压供应线vdd中的各个电压供应线中的第一平行部分沿着基本上平行于第二方向dr2的第一排列方向排列。多个电压供应线vdd中的各个电压供应线中的第二平行部分沿着基本上平行于第二方向dr2的第二排列方向排列。第一排列方向基本上平行于第二排列方向。如本文所用，术语“基本上平行”是指角度在0度至约45度的范围内，例如，0度至约5度、0度至约10度、0度至约15度、0度至约20度、0度至约25度、0度至约30度。
146.参照图10、图3a、图3f与图4b，第一倾斜部分inp1、第一平行部分pa1与第二倾斜部分inp2共同围绕连接部分cp的一侧，该连接部分cp通过延伸贯穿第一平坦化层pln-1的通孔v4-1连接至多条数据线dl中的相应一条，并通过延伸贯穿层间电介质层ild、绝缘层in与栅极绝缘层gi的通孔v4-2连接至第二晶体管的源极s2。
147.图11示出了根据本公开的一些实施例中的防干扰块的详细结构。参考图3a、图4b和图11，在一些实施例中，防干扰块ipb包括基部b、第一臂am1和第二臂am2。多条电压供应线vdd中的相应一条通过第三主通孔v3连接到基部b。可选地，第一臂am1包括第一末端部分tp1和连接基部b和第一末端部分tp1的第一连接桥部分cp1。可选地，第二臂am2包括第二末端部分tp2，以及连接基部b和第二末端部分tp2的第二连接桥部分cp2。
148.可选地，第一末端部分tp1和第一连接桥部分cp1沿着基本上平行于第二方向dr2的方向布置。可选地，第二末端部分tp2和第二连接桥接部分cp2沿着基本上平行于第二方向dr2的方向布置。可选地，基部b的纵向侧沿着基本上平行于第一方向dr1的方向，并且基部b的横向侧沿着基本上平行于第二方向dr2的方向。
149.可选地，基部b具有基本矩形的形状。可选地，第一末端部分tp1具有基本矩形的形状。可选地，第二末端部分tp2具有基本矩形的形状。可选地，第一连接桥部分cp1具有伪三角形形状(pseudo triangular shape)。可选地，第二连接桥部分cp2具有三角形形状。
150.图12是示出图3a所示的阵列基板的多个子像素中的阳极和发光层的叠加的图。参考图12，在一些实施例中，第一发光元件的第一发光层em1通过相应的第一子像素开口sa1连接到第一发光元件的第一阳极ad1；第二发光元件的第二发光层em2通过相应的第二子像
素开口sa2连接到第二发光元件的第二阳极ad2；第三发光元件的第三发光层em3通过相应的第三子像素开口sa3连接到第三发光元件的第三阳极ad3；以及第四发光元件的第四发光层em4通过相应的第四子像素开口sa4连接到第四发光元件的第四阳极ad4。可选地，如图12所示，分别来自两个直接相邻的第二发光元件和第四发光元件的第二发光层em2和第四发光层em4是整体结构的一部分。
151.在一些实施例中，阵列基板包括多条第一类型数据线(例如，第四数据线dl4)和多条第二类型数据线(例如，第一数据线dl1、第二数据线dl2、第三数据线dl3)。可选地，多条第一类型数据线中的相应一条穿过第一颜色的多个子像素的子像素开口(例如，相应的第三子像素开口sa3)，并且不穿过第二颜色的任何子像素的子像素开口(例如，相应的第一子像素开口sa1)，也不穿过第三颜色的任何子像素的子像素开口(例如，相应的第二子像素开口sa2和相应的第四子像素开口sa4)。第一颜色(例如，蓝色)、第二颜色(例如，红色)和第三颜色(例如，绿色)是三种不同的颜色。多条第二类型数据线(例如，第一数据线dl1、第二数据线dl2、第三数据线dl3)中的相应一条不穿过任何子像素开口。可选地，第一平面将第一颜色的子像素的相应子像素开口分成第一区域和第二区域，所述第一平面包含多条第一类型数据线中的相应一条在包含像素限定层的表面的第二平面上的正投影，第一平面正交于第二平面。可选地，第一区域的第一面积与第二区域的第二面积的比在2:8至8:2的范围内。可选地，所述多条第一类型数据线的总数与所述多条第二类型数据线的总数的比在0.2至4的范围内，例如0.3至3、0.4至2或0.5至1.5。如图3i与图3j所示，在一个示例中，多条第一类型数据线的总数与多条第二类型数据线的总数的比为1:1。
152.图13是示出了根据本公开的一些实施例中的阵列基板中的阳极的结构的图。参考图13，在一些实施例中，第一阳极ad1包括主体部分1mp和从主体部分1mp的一侧沿着行方向(例如，第一方向dr1)突出的突出部1p。参照图13、图3a和图3c，突出部1p在基底基板上的正投影与补偿晶体管(例如，第三晶体管t3)的半导体材料部分(例如，多晶硅部分)在基底基板上的正投影至少部分重叠，半导体材料部分沿行方向延伸。可选地，突出部1p在基底基板上的正投影与补偿晶体管(例如，第三晶体管t3)的栅极在基底基板上的正投影至少部分重叠。
153.参考图13，在一些实施例中，第二阳极ad2包括主体部分2mp、从主体部分2mp的一侧沿着列方向(例如，第二方向dr2)突出的突出部2p。参照图13、图3a和图3c，突出部2p在基底基板上的正投影与补偿晶体管(例如，第三晶体管t3)的半导体材料部分在基底基板上的正投影至少部分重叠，半导体材料部分沿行方向延伸。
154.参照图13，在一些实施例中，第三阳极ad3包括主体部分3mp、分别沿着行方向(例如第一方向dr1)从主体部分3mp的两侧突出的第一突出部3p与第二突出部3p'。参照图13、图3a和图3c，第一突出部3p和第二突出部3p'在一平面上的正投影基本上彼此重叠，该平面平行于列方向(例如，第二方向dr2)且与第三阳极ad3相交(例如，垂直相交)。可选地，第一突出部3p和第二突出部3p'位于用于控制第三晶体管t3的栅线gl的同一侧。在一个示例中，第一突出部3p和第二突出部3p'基本上沿行方向排列。可选地，第一突出部3p的沿着列方向的第一尺寸与第二突出部3p'的沿着列方向的第二尺寸的比在0.1至8.0的范围内。可选地，第一突出部3p的第一面积与第二突出部3p'的第二面积的比在0.2至5的范围内。参照图13、图3a和图3c，第一突出部3p在基底基板上的正投影与在第一相邻子像素中的补偿晶体管
(例如，第三晶体管t3)的第一半导体材料部分(例如，第一多晶硅部分)在基底基板上的正投影至少部分重叠，第一半导体材料部分沿行方向延伸。可选地，第一突出部3p在基底基板上的正投影与在第二相邻子像素中的补偿晶体管(例如，第三晶体管t3)的第二半导体材料部分(例如，第二多晶硅部分)在基底基板上的正投影至少部分重叠，第二半导体材料部分沿行方向延伸，第一相邻子像素和第二相邻子像素彼此直接相邻。可选地，第一突出部3p的第一面积与主体部分3mp的主体面积的比在0.01至0.1的范围内。可选地，第二突出部3p'的第二面积与主体部分3mp的主体面积的比在0.02至0.2的范围内。可选地，第二突出部3p'的第二面积大于第一突出部3p的第一面积。
155.参照图3c，在一些实施例中，第一晶体管t1位于当前级的像素驱动电路中，重置晶体管(例如，第六晶体管t6)位于前一级的第二像素驱动电路中，且第一晶体管t1与重置晶体管共同受控于同一重置控制信号线(例如，图3d中的rst1)。在一些实施例中，参考图3a、图3c和图3f，初始化连接线(例如，图3f中的第二连接线cl2)连接多个第一重置信号线rst中的相应一个和第一晶体管t1的源极，多个第一重置信号线中的相应一个被配置为通过初始化连接线向第一晶体管t1的源极提供重置信号。可选地，初始化连接线沿行方向位于与第一晶体管t1和重置晶体管的有源层或栅极的同一侧。
156.图14a是示出图3a所示的阵列基板的多个子像素中的第二信号线层的结构的图。图14b是示出了根据本公开的一些实施例中的阵列基板的多个子像素中的阳极和第二信号线层的叠加的图。图14c是示出了根据本公开的一些实施例中的阵列基板的多个子像素中的第一信号线层和第二信号线层的叠加的图。参考图14a至图14c，在一些实施例中，第二信号线层还包括位于第一数据线dl1和第二数据线dl2之间的平衡块bb，该平衡块bb通过延伸穿过第一平坦化层pln1的通孔电连接到多条电压供应线vdd中的相应一条。第一阳极ad1在基底基板上的正投影与平衡块bb在基底基板上的正投影至少部分重叠。
157.参照图14a至图14c以及图13，在一些实施例中，第一阳极ad1的主体部分1mp在基底基板上的正投影与第一数据线dl1在基底基板上的正投影至少部分重叠，并且与平衡块bb在基底基板上的正投影至少部分重叠。突出部1p在基底基板上的正投影与平衡块bb在基底基板上的正投影至少部分重叠。
158.图14d是示出了根据本公开的一些实施例中的阵列基板的多个子像素的结构的图。图14e是沿图14e中的h-h'线的截面图。如图14a至图14e所示，沿着第一方向dr1，第一数据线dl1和平衡块bb在基底基板bs上的正投影分别位于相应的第一子像素开口sa1在基底基板bs上的正投影的相对两侧。相应的第一子像素开口sa1在基底基板bs上的正投影与第一数据线dl1在基底基板bs上的正投影不重叠，并且与平衡块bb在基底基板bs上的正投影也不重叠。通过使平衡块bb位于第一阳极ad1下面，信号线(第一数据线dl1和平衡块bb)更均匀地分布在第一阳极ad1的左侧部分和右侧部分下面，从而防止第一阳极ad1倾斜。因此，可以减轻色移问题。
159.在另一方面，本公开提供了一种显示面板，该显示面板包括本文所述的或通过本文所述的方法制造的阵列基板以及面向阵列基板的对置基板。可选地，所述显示面板为有机发光二极管显示面板。可选地，所述显示面板为微发光二极管显示面板。
160.在另一方面，本发明提供了一种显示设备，包括本文所述的或通过本文所述的方法制造的阵列基板，以及连接到阵列基板的一个或多个集成电路。
161.在另一方面，本发明提供了一种制造阵列基板的方法。在一些实施例中，该方法包括在基底基板上形成多条数据线；形成分别在多个子像素中的多个发光元件；以及在所述基底基板上形成像素限定层，所述像素限定层限定多个子像素开口。可选地，形成多个发光元件包括：形成在相应的第一子像素中的第一发光元件，形成在相应的第二子像素中的第二发光元件，形成在相应的第三子像素中的第三发光元件，以及形成在相应的第四子像素中的第四发光元件。可选地，形成多个子像素开口包括：形成相应的第一子像素开口、形成相应的第二子像素开口、形成相应的第三子像素开口、形成相应的第四子像素开口，这些子像素开口分别延伸穿过像素限定层。可选地，第一发光元件的第一发光层形成为通过相应的第一子像素开口连接到第一发光元件的第一阳极。可选地，第二发光元件的第二发光层形成为通过相应的第二子像素开口连接到第二发光元件的第二阳极。可选地，第三发光元件的第三发光层形成为通过相应的第三子像素开口连接到第三发光元件的第三阳极。可选地，第四发光元件的第四发光层形成为通过相应的第四子像素开口连接到第四发光元件的第四阳极。可选地，形成多条数据线包括：形成第一数据线、形成第二数据线、形成第三数据线和形成第四数据线，这些数据线被配置为分别向相应的第一子像素、相应的第二子像素、相应的第三子像素和相应的第四子像素提供数据信号。可选地，数据线被形成为使得相应的第一子像素开口、相应的第二子像素开口和相应的第四子像素开口中的每一个不被任何数据线穿过。可选地，相应的第三子像素开口被多条数据线中的一条穿过。
162.在一些实施例中，多个子像素开口包括多个最小重复单元，多个最小重复单元中的各个最小重复单元包括相应的第一子像素开口、相应的第二子像素开口、相应的第三子像素开口和相应的第四子像素开口；多条数据线包括多个数据线重复组，多个数据线重复组中的各个组包括连续布置的第一数据线、第二数据线、第三数据线和第四数据线，并且分别被配置为分别向相应的第一子像素、相应的第二子像素、相应的第三子像素和相应的第四子像素提供数据信号。可选地，第四数据线被形成为穿过相应的第三子像素开口。
163.在一些实施例中，多个重复单元中的相应一个中的相应第一子像素开口、相应第二子像素开口、相应第三子像素开口和相应第四子像素开口沿行连续地布置。第一数据线、第二数据线、第三数据线和第四数据线沿着所述行连续地布置。相应的第一子像素开口形成在第一数据线和第二数据线之间。相应的第二子像素开口形成在第二数据线和第三数据线之间。相应的第三子像素开口被形成为由第四数据线穿过。相应的第四子像素开口形成在第四数据线的远离第三数据线的一侧。
164.在一些实施例中，相应的第一子像素开口、相应的第二子像素开口、相应的第三子像素开口和相应的第四子像素开口在两个最接近的相邻行的第一行中的第一最小重复单元中；在两个最接近的相邻行的第二行中的第二最小重复单元沿着行方向相对于第一最小重复单元具有数据线间距离的两倍的位移，数据线间距离是沿着行方向的两个最接近的数据线之间的最短距离。第二行中的第二最小重复单元包括沿着该行连续布置的第二相应的第一子像素开口、第二相应的第二子像素开口、第二相应的第三子像素开口和第二相应的第四子像素开口。可选地，第二数据线被形成为穿过第二行中的第二相应的第二子像素开口。
165.在一些实施例中，包含第四数据线在包含像素限定层的表面的第二平面上的正投影的第一平面将相应的第三子像素开口分为第一区域和第二区域。可选地，第一平面正交
于第二平面。可选地，第一区域的第一面积与第二区域的第二面积的比在2:8至8:2的范围内。
166.在一些实施例中，第一区域的第一面积与第二区域的第二面积的比在1:1.5至1.5:1的范围内。可选地，相应的第三子像素开口被形成为相对于垂直于像素限定层并且与第四数据线在像素限定层上的正投影相交的平面基本上镜像对称。
167.在一些实施例中，第四数据线被形成为穿过第三阳极。可选地，第四数据线在第三阳极上的正投影将第三阳极分为第一阳极区域和第二阳极区域。可选地，第一阳极区域的第一面积与第二阳极区域的第二面积的比在2:8至8:2的范围内。
168.在一些实施例中，任一数据线在第二阳极上的正投影的面积小于任一数据线在第一阳极上的正投影的面积，且小于任一数据线在第三阳极上的正投影的面积。在一些实施例中，任一数据线在第四阳极上的正投影的面积小于任一数据线在第一阳极上的正投影的面积，且小于任一数据线在第三阳极上的正投影的面积。
169.在一些实施例中，多条数据线中没有数据线被形成为穿过第二阳极或第四阳极。
170.在一些实施例中，第一阳极的边缘至少部分地被与第一阳极的该边缘相邻的数据线在第一阳极上的正投影覆盖。
171.在一些实施例中，多条数据线中没有数据线被形成为穿过第一阳极。
172.在一些实施例中，阵列基板的多个子像素形成为具有最小重复单元，其包括相应的第一子像素、相应的第二子像素、相应的第三子像素和相应的第四子像素。可选地，相应的第二子像素和相应的第四子像素是相同颜色的子像素，其不同于相应的第一子像素的颜色，并且不同于相应的第三子像素的颜色。可选地，所述第二发光元件和所述第四发光元件为相同颜色的发光元件，其与所述第一发光元件的颜色不同，与所述第三发光元件的颜色也不同。可选地，第一阳极、第二阳极和第三阳极被形成为具有不同的面积和不同的形状。可选地，第一阳极、第三阳极和第四阳极被形成为具有不同的面积和不同的形状。可选地，第一阳极、第二阳极、第三阳极和第四阳极被形成为具有不同的面积和不同的形状。
173.在一些实施例中，第二阳极和第四阳极是相同颜色的两个发光元件的阳极。可选地，第二阳极被形成为包括第一主体部分、第一额外部分以及第二额外部分。可选地，第四阳极被形成为包括第二主体部分和第三额外部分。可选地，所述第一主体部分为矩形部分和三角形部分的组合。可选地，所述第二主体部分为矩形部分和三角形部分的组合。可选地，第一主体部分和第二主体部分具有基本上相同的形状。可选地，第一额外部分邻接第一主体部分的三角形部分。可选地，第二额外部分邻接第一主体部分的矩形部分的远离第一主体部分的三角形部分的一侧。可选地，第三额外部分邻接第二主体部分的三角形部分。可选地，所述第一额外部分、第一主体部分、第二额外部分沿基本平行于所述多条数据线的方向依次布置。可选地，所述第二主体部分和所述第三额外部分沿基本平行于所述多条数据线的方向依次布置。
174.在一些实施例中，该方法还包括：形成多条栅线、形成多条第一重置控制信号线、形成多条第一重置信号线、形成多条电压供应线，形成多个像素驱动电路，其分别在多个子像素中且被配置为分别驱动多个发光元件，在基底基板上形成半导体材料层、以及形成节点连接线。多条栅线、多条第一重置控制信号线和多条第一重置信号线被形成为分别沿第一方向延伸。多条电压供应线形成为分别沿第二方向延伸。可选地，形成多个像素驱动电路
中的相应一个包括形成多个晶体管，以及形成存储电容器。可选地，形成存储电容器包括：形成第一电容器电极、形成电连接到相应电压供应线的第二电容器电极、以及形成绝缘层。绝缘层形成在第一电容器电极和第二电容器电极之间。可选地，所述节点连接线与所述各电压供应线形成在同一层，通过第一主通孔连接至所述第一电容电极，并通过第二主通孔连接至所述半导体材料层。可选地，在各个第一子像素中的第一发光元件的第一阳极在基底基板上的正投影与在各个第一子像素中的节点连接线在基底基板上的正投影至少部分重叠。可选地，在各个第二子像素中的第二发光元件的第二阳极在基底基板上的正投影与在各个第二子像素中的节点连接线在基底基板上的正投影至少部分重叠。可选地，在所述各个第三子像素中的所述第三发光元件的第三阳极在所述基底基板上的正投影与在所述各个第三子像素中的所述节点连接线在所述基底基板上的正投影至少部分重叠，与在所述各个第四子像素中的所述节点连接线在所述基底基板上的正投影至少部分重叠。
175.在一些实施例中，在所述相应第一子像素中的所述第一阳极在所述基底基板上的正投影覆盖在所述相应第一子像素中的所述节点连接线在连接到第一电容器电极的位置处的一部分在所述基底基板上的正投影。可选地，在所述相应第二子像素中的所述第二阳极在所述基底基板上的正投影覆盖在所述相应第二子像素中的所述节点连接线在连接到第一电容器电极的位置处的一部分在所述基底基板上的正投影。可选地，在所述相应第三子像素中的所述第三阳极在所述基底基板上的正投影覆盖在所述相应第四子像素中的所述节点连接线在连接到第一电容器电极的位置处的一部分在所述基底基板上的正投影，并与在所述相应第三子像素中的所述节点连接线在连接到第一电容器电极的位置处的一部分在所述基底基板上的正投影部分重叠。
176.在一些实施例中，第三阳极在所述基底基板上的正投影与在所述相应第三子像素中的第三晶体管在所述基底基板上的正投影至少部分地重叠，并且在与所述相应第四子像素中的第三晶体管在所述基底基板上的正投影至少部分地重叠，所述相应第四子像素与所述相应第三子像素相邻。
177.在一些实施例中，第三阳极在所述基底基板上的正投影与所述相应第三子像素中的所述第三晶体管的有源层在所述基底基板上的正投影部分地重叠，覆盖所述相应第四子像素中的第三晶体管的源极在所述基底基板上的正投影，以及与所述相应第四子像素中的所述第三晶体管的有源层在所述基底基板上的正投影部分地重叠。
178.在一些实施例中，第一阳极在基底基板上的正投影与在相应的第一子像素中的第三晶体管在基底基板上的正投影至少部分地重叠。
179.在一些实施例中，第一阳极在基底基板上的正投影覆盖各个第一子像素中的第三晶体管的源极在基底基板上的正投影，并且与各个第一子像素中的第三晶体管的有源层在基底基板上的正投影部分重叠。
180.在一些实施例中，第二阳极在基底基板上的正投影与在相应的第二子像素中的第三晶体管在基底基板上的正投影至少部分地重叠。
181.在一些实施例中，第二阳极在基底基板上的正投影与在相应的第二子像素中的第三晶体管的有源层在基底基板上的正投影部分地重叠。
182.在一些实施例中，该方法还包括：形成在所述基底基板上的半导体材料层；形成栅极绝缘层，其位于所述半导体材料层的远离所述基底基板的一侧；形成绝缘层，其位于所述
栅极绝缘层的远离所述基底基板的一侧；形成层间电介质层，其位于所述绝缘层的远离所述栅极绝缘层的一侧；中继电极层，其位于所述层间电介质层的远离所述绝缘层的一侧；形成第一平坦化层，其位于所述中继电极层的远离所述层间电介质层的一侧；形成阳极接触焊盘层，其位于所述第一平坦化层的远离所述层间电介质层的一侧；以及形成第二平坦化层，其位于所述阳极接触焊盘层的远离所述第一平坦化层的一侧。可选地，所述像素限定层被形成为位于所述第二平坦化层的远离所述基底基板的一侧。可选地，各个阳极被形成为位于所述第二平坦化层的远离所述第一平坦化层的一侧；且各个发光层被形成为位于各个阳极的远离所述第二平坦化层的一侧。可选地，在所述相应第一子像素中，所述第一阳极被形成为通过延伸穿过所述第二平坦化层的第一通孔连接到第一阳极接触焊盘；在所述相应第二子像素中，所述第二阳极被形成为通过延伸穿过所述第二平坦化层的第二通孔连接到第二阳极接触焊盘；在所述相应第三子像素中，所述第三阳极被形成为通过延伸穿过所述第二平坦化层的第三通孔连接到第三阳极接触焊盘；以及在相应第四子像素中，所述第四阳极被形成为通过延伸穿过所述第二平坦化层的第四通孔连接到第四阳极接触焊盘。
183.在一些实施例中，第一阳极的除了第一阳极通过第一通孔连接到第一阳极接触焊盘的边缘之外的各边缘和相应的第一子像素开口之间的最短距离是不同的。可选地，第二阳极的除了第二阳极通过第二通孔连接到第二阳极接触焊盘的边缘之外的各边缘和相应的第二子像素开口之间的最短距离是不同的。可选地，第三阳极的除了第三阳极通过第三通孔连接到第三阳极接触焊盘的边缘之外的各边缘和相应的第三子像素开口之间的最短距离是不同的。
184.在一些实施例中，形成多条电压供应线中的相应一条包括：形成第一倾斜部分、形成第二倾斜部分、形成连接第一倾斜部分和第二倾斜部分的第一平行部分、形成通过第二倾斜部分连接到第一平行部分的第二平行部分。可选地，第一平行部分和第二平行部分被形成为分别沿实质平行于第二方向的方向延伸。可选地，第一倾斜部分被形成为沿着相对于第一方向的第一倾斜角延伸。可选地，第二倾斜部分被形成为沿着相对于第一方向的第二倾斜角延伸。可选地，第一倾斜角和第二倾斜角互为补角。可选地，第一平行部分和第二平行部分的分别沿着与第二方向实质上平行的方向的中心线间隔开大于零的宽度w。可选地，多条电压供应线中的各条电压供应线被形成为包括顺序连接的第一倾斜部分、第一平行部分、第二倾斜部分、第二平行部分的重复图案。可选地，多条电压供应线中的各条电压供应线中的第一平行部分沿着实质上平行于第二方向的第一排列方向排列。可选地，多条电压供应线中的各条电压供应线中的第二平行部分沿着实质上平行于第二方向的第二排列方向排列。可选地，第一平行部分和第二倾斜部分组合地被形成为围绕连接部分的一侧，所述连接部分通过延伸穿过第一平坦化层的通孔连接到多条数据线中的相应一条，并且通过延伸穿过层间电介质层、绝缘层和栅极绝缘层的通孔连接到所述第二晶体管的源极。
185.在一些实施例中，该方法还包括形成防干扰块，其与所述第二电容器电极处于同一层中，所述多条电压供应线中的相应一条通过第三主通孔连接到所述防干扰块。可选地，形成防干扰块包括形成基部、形成第一臂和形成第二臂。可选地，多条电压供应线中的所述相应一条被形成为通过所述第三主通孔连接到所述基部。可选地，形成第一臂包括：形成第一末端部分和形成连接所述基部与所述第一末端部分的第一连接桥部分。可选地，形成第二臂包括：形成第二末端部分和形成连接所述基部与所述第二末端部分的第二连接桥部
分。可选地，所述第一末端部分和所述第一连接桥部分沿着实质上平行于所述第二方向的方向布置。可选地，所述第二末端部分和所述第二连接桥部分沿着实质上平行于所述第二方向的方向布置。可选地，所述基部的纵向侧沿着实质上平行于所述第一方向的方向。可选地，所述基部的横向侧沿着实质上平行于所述第二方向的方向。可选地，所述基部具有实质上矩形形状。可选地，所述第一末端部分具有实质上矩形形状。可选地，所述第二末端部分具有实质上矩形形状。可选地，所述第一连接桥部分具有伪三角形形状。可选地，所述第二连接桥部分具有三角形形状。
186.为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the present invention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。