将漏电器装置并入到电容器配置中以减少单元干扰的方法及并入漏电器装置的电容器配置与流程

将漏电器装置并入到电容器配置中以减少单元干扰的方法及并入漏电器装置的电容器配置
1.相关专利数据
2.本技术要求于2020年7月20日提交的美国专利申请序列号16/933,134的优先权和权益，其公开内容以引用的方式并入本文中。
技术领域
3.集成组合件(例如，集成存储器)。将漏电器装置并入到电容器配置中以减少单元干扰的方法。并入有漏电器装置的电容器配置。包括漏电器装置的存储器阵列。


背景技术：

4.计算机和其它电子系统(例如，数字电视、数码相机、蜂窝式电话等)通常具有一或多个存储器装置以存储信息。逐渐地，存储器装置的大小得到减小以实现较高密度的存储容量。即使当实现了增加的密度时，消费者通常要求存储器装置也使用较少功率同时维持存储在存储器装置上的数据的高速存取和可靠性。
5.存储器单元的电介质材料内(通过电介质材料)的泄漏可能至少由于这可能使得难以可靠地存储数据且可能另外浪费功率而成问题。随着电路系统被缩放到越来越小的尺寸，泄漏可能变得越来越难以控制。
6.将需要开发出缓解或甚至防止非所要泄漏的架构；并且开发出用于制造此类架构的方法。
附图说明
7.图1和1a是区实例组合件在实例方法的实例处理阶段处的图解视图。图1是俯视图，并且图1a是沿着图1的线a-a的横截面侧视图。
8.图2和2a是图1和1a的区在图1和1a的实例处理阶段之后的实例处理阶段处的图解视图。图2是俯视图，并且图2a是沿着图2的线a-a的横截面侧视图。
9.图3和3a是图1和1a的区在图2和2a的实例处理阶段之后的实例处理阶段处的图解视图。图3是俯视图，并且图3a是沿着图3的线a-a的横截面侧视图。
10.图4和4a是图1和1a的区在图3和3a的实例处理阶段之后的实例处理阶段处的图解视图。图4是俯视图，并且图4a是沿着图4的线a-a的横截面侧视图。
11.图5和5a是图1和1a的区在图4和4a的实例处理阶段之后的实例处理阶段处的图解视图。图5是俯视图，并且图5a是沿着图5的线a-a的横截面侧视图。
12.图6和6a是图1和1a的区在图5和5a的实例处理阶段之后的实例处理阶段处的图解视图。图6是沿着图6a的线b-b的俯视图，并且图6a是沿着图6的线a-a的横截面侧视图。
13.图7-7b是图1和1a的区在图6和6a的实例处理阶段之后的实例处理阶段处的图解视图。图7是沿着图7a和7b的线b-b的俯视图，并且图7a是沿着图7的线a-a的横截面侧视图，且图7b是沿着图7的线c-c的横截面侧视图。图7b的底部在比图7a的底部更高的位置处被截
断。
14.图8和8a是图1和1a的区在图7-7b的实例处理阶段之后的实例处理阶段处的图解视图。图8是沿着图8a的线b-b的俯视图，并且图8a是沿着图8的线a-a的横截面侧视图。
15.图9和9a是图1和1a的区在图8和8a的实例处理阶段之后的实例处理阶段处的图解视图。图9是沿着图9a的线b-b的俯视图，并且图9a是沿着图9的线a-a的横截面侧视图。
16.图10-12是图9a的区在图9a的实例依序处理阶段之后的实例依序处理阶段处的横截面侧视图。
17.图13是通过图1-12的处理形成的实例组合件的区的图解俯视图。
18.图14和14a是实例组合件的区的图解视图。图14是沿着图14a的线b-b的俯视图，并且图14a是沿着图14的线a-a的横截面侧视图。
19.图15和16是图14a的区在图14a的实例依序处理阶段之后的实例依序处理阶段处的横截面侧视图。
20.图17是实例存储器单元的图解示意图。
21.图18是实例存储器阵列的区的图解示意图。
具体实施方式
22.一些实施例包含漏电器装置的利用以减少沿着电容器的底部电极的电荷累积。漏电器装置可将底部电极耦合到导电板。导电板可沿着电容器的顶部电极，并且可用于将顶部电极电耦合到彼此。漏电器装置可具有导电性(或替代地，电阻)，其经定制以使得过量电荷能够从底部电极排出到导电板，同时不允许底部电极与导电板之间的成问题的短路。因此，漏电器装置可被配置成使得能够在非所要电荷累积的情况下从底部电极放电。放电可被视为过量电荷泄漏，并且因此实现此类放电的装置可被称作漏电器装置。过量电荷从底部电极的泄漏是本文中所提及的一种类型的泄漏。另一且非常不同的泄漏形式是电荷通过电容器绝缘材料(电介质材料)的成问题的泄漏，其在背景技术章节中提及，并且其可能导致来自包括电容器绝缘材料的存储器装置的数据损失。一些应用可利用漏电器装置以实现过量电荷从底部电极的放电，并且由此缓解(或甚至防止)可能导致电荷通过电容器绝缘材料的成问题的泄漏的条件。
23.许多(如果不是大部分)主存储器单元干扰机制是由于在单元底部(cb)电节点处的电势的累积。此干扰机制可特别适用于铁电ram(feram)。然而，其它类型的电子装置也可受益于本文中所提供的标的物。在cb电节点处的电势的累积可能导致通过存储器单元的绝缘材料的非所要泄漏。
24.在一些实施例中，存储器阵列中的存储器单元中的每一个可被编程成表示单个位中的“0”或“1”的二进制值的两个数据状态中的一个。此类单元有时被称为单层级单元(slc)。在这些类型的单元上的各种操作是在半导体和相关技术中独立地已知的。
25.无论存储器单元布置如何，上文所论述的主要干扰机制可由于不同的因素而产生。举例来说，由于例如板干扰、存取晶体管泄漏、单元到单元交互的因素和/或其它因素，单元底部节点上的电荷可能上升。如果存储器单元中的绝缘材料显著地泄漏，则单元的状态可能受到不利地影响。
26.在本文中所描述的各种实施例中，漏电器装置被引入到存储器阵列中以防止在与
个别存储器单元相关联的电容器的底部节点处的电势的累积。参考图1-18描述实例实施例。
27.参考图1和1a，组合件(设备)10包括布置在阵列14内的多个存取装置12。数字线(dl1-dl4)沿着第一方向(说明为x轴方向)跨越阵列延伸，并且字线(wl1-wl4)沿着第二方向(说明为y轴方向)延伸。在一些实施例中，第一方向和第二方向中的一个可被称作行方向且另一个可被称作列方向。举例来说，在一些实施例中，字线可被视为沿着行方向延伸，而数字线被视为沿着列方向延伸。字线和数字线在图1中以短划线(虚线)视图展示以指示其在其它材料下面。
28.图1a展示被配置为竖直延伸的存取晶体管的存取装置12。在所说明实施例中，晶体管12沿着所说明z轴延伸，所述z轴被展示为正交于x轴。在一些实施例中，晶体管12可大体上竖直地延伸，其中术语“大体上竖直”意谓在合理制造和测量公差内竖直。在一些实施例中，图1a的数字线dl3可被视为具有水平延伸的顶部表面15，并且存取晶体管12可被视为大约竖直地延伸，其中术语“大约竖直”意谓在约
±
15
°
内正交于水平延伸的表面15。
29.图1a的横截面展示包括导电材料16的实例数字线(dl3)。导电材料16可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
30.数字线可由基底(未展示)支撑。基底可包括半导体材料；并且可例如包括单晶硅、主要由单晶硅组成，或由单晶硅组成。基底可被称作半导体衬底。术语“半导体衬底”意谓任何包括半导电材料的构造，包含但不限于块体半导电材料，例如(单独或在包括其它材料的组合件中的)半导电晶片，以及(单独或在包括其它材料的组合件中的)半导电材料层。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。
31.存取晶体管12包括半导体材料20的竖直延伸的支柱18。半导体材料20可包括任何合适的组合物；并且在一些实施例中，可包括以下各项中的一或多种、主要由以下各项中的一或多种组成，或由以下各项中的一或多种组成：硅、锗、iii/v半导体材料(例如，磷化镓)、半导体氧化物等；其中术语iii/v半导体材料是指包括选自元素周期表的第iii和第v族(其中第iii和第v族是旧命名法，且现在被称作第13及第15族)的元素的半导体材料。在一些实施例中，半导体材料20可包括硅。
32.支柱18包含源极/漏极区22和24，以及源极/漏极区之间的沟道区26。下部源极/漏极区22与数字线(例如，dl3)电耦合。上部源极/漏极区24与导电接触件(互连件)28电耦合。接触件28包括导电材料30。导电材料30可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，导电材料30可包括金属硅化物之上的金属。举例来说，导电材料30可包括硅化钨之上的钨。作为另一实例，导电材料30可包括氮化钨之上的钨，所述氮化钨又在硅化钨之上。
33.存取晶体管12包含沿着支柱18的侧壁的绝缘材料32。绝缘材料32可被称作栅极电介质材料，并且可包括任何合适的组合物。在一些实施例中，绝缘材料32可包括二氧化硅。
34.字线wl1-wl4包含邻近沟道区26的栅极区34。在操作中，字线的电激活/解除激活
可沿着沟道区26选择性地诱发电场以沿着个别存取装置12将源极/漏极区22和24彼此可控制地耦合/解除耦合。源极/漏极区的此类可控制耦合/解除耦合可被称作源极/漏极区的门控耦合。
35.字线wl1-wl4包括导电材料36。导电材料36可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
36.绝缘材料38设置在存取装置12之间。绝缘材料38可包括任何合适的组合物，并且在一些实施例中，可包括二氧化硅。绝缘材料38可被称作第一绝缘材料。
37.绝缘材料40在绝缘材料38之上。绝缘材料40可包括任何合适的组合物，并且在一些实施例中，可包括氮化硅。绝缘材料40可被称作第二绝缘材料。
38.所说明存取装置12是可用于一些实例实施例中的存取装置的实例。在其它实施例中，可利用其它类型的存取装置。
39.在所展示实施例中，平坦化表面41跨越绝缘材料40和导电材料30延伸。平坦化表面41可通过任何合适处理形成，包含例如化学机械抛光(cmp)。在其它实施例中，表面41可具有除所说明平坦化配置以外的其它配置。
40.在所说明实施例中，导电互连件28在俯视图中是圆形(如图1中所展示)。在其它实施例中，导电互连件28可具有其它合适的形状(例如，方形、椭圆形、矩形、其它多边形等)。
41.参考图2和2a，绝缘材料42形成在表面41之上。绝缘材料42可包括任何合适的组合物，并且在一些实施例中，可包括二氧化硅、主要由二氧化硅组成，或由二氧化硅组成。尽管材料42被展示为均质的，但在其它实施例中，材料42可包括两种或更多种不同组合物的层压物。举例来说，在一些实施例中，一或多个绝缘层可形成在表面41之上，并且接着材料42的块体可形成在此类绝缘层之上。
42.堆叠44形成在绝缘材料42之上。堆叠包含竖直地包夹在下部电介质(绝缘)材料48与上部电介质(绝缘)材料50之间的漏电器装置材料46。上部电介质材料48和下部电介质材料50可包括彼此相同的组合物，或可包括相对于彼此不同的组合物。在一些实施例中，上部电介质材料48和下部电介质材料50两者可包括氮化硅、主要由氮化硅组成，或由氮化硅组成。
43.漏电器装置材料46可包括任何合适的组合物或组合物的组合。在一些实施例中，漏电器装置材料46可包括钛、镍和铌中的一或多种与锗、硅、氧、氮和碳中的一或多种组合、主要由钛、镍和铌中的一或多种与锗、硅、氧、氮和碳中的一或多种组合而组成，或由钛、镍和铌中的一或多种与锗、硅、氧、氮和碳中的一或多种组合而组成。在一些实施例中，漏电器装置材料可包括以下各项中的一或多种、主要由以下各项中的一或多种组成，或由以下各项中的一或多种组成：si、ge、sin、tisin、tio、tin、nio、nion和tion；其中化学式指示主要组分而非特定化学计量。在一些实施例中，漏电器装置材料可包括钛、氧和氮，主要由钛、氧和氮组成，或由钛、氧和氮组成。在一些实施例中，漏电器装置材料可包括单独或在任何合适的组合中的非晶硅、一氧化铌、富硅氮化硅等。
44.在一些实施例中，漏电器装置材料46可为具有在从约2埃到约的范围内的厚度的连续层。在一些实施例中，漏电器装置材料可为具有在从约到约的范围内的厚度的连续层。
45.绝缘材料52形成在堆叠44之上。绝缘材料52可包括任何合适的组合物，并且在一些实施例中，可包括二氧化硅。
46.参考图3和3a，开口54被形成为延伸穿过材料42、46、48、50和52，并且延伸到上部表面41。开口可通过任何合适的方法图案化。举例来说，图案化掩模(未展示)可设置在表面52之上且用于限定开口54的位置，接着开口54可通过一或多个合适的蚀刻形成，并且接着掩模可被移除以留下图3和3a的配置。开口54可具有任何合适的尺寸。在一些实施例中，存取装置12可形成在从约20纳米(nm)到约60nm的范围内的间距p1上，并且开口54可具有在从约10nm到约20nm的范围内的宽度w1。
47.开口54与互连件28对准，使得开口中的每一个暴露互连件中的一个。
48.在所说明实施例中，开口54在俯视图中是圆形(如图3中所展示)。在其它实施例中，开口54可具有其它合适的形状(例如，方形、椭圆形、矩形、其它多边形等)。
49.参考图4和4a，导电材料56形成在开口54(图3和3a)内。导电材料56可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，导电材料56可包括金属(例如，钨、钛、硅化钨、硅化钛、氮化钨、氮化钛等)。
50.导电材料56被配置为导电柱58。导电柱中的每一个与存取装置12中的一个耦合，并且在所展示实施例中，直接抵靠导电互连件28中的一个。在所说明实施例中，存取装置在导电柱之下，并且与导电柱竖直地对准。
51.导电柱58可通过在开口54(图3和3a)内且在材料52之上形成导电材料56来图案化。随后，过量导电材料56可通过平坦化工艺(例如，cmp)移除以图案化柱58，并且以形成跨越柱58且跨越绝缘材料52延伸的所说明平坦化表面59。
52.导电柱58通过间隙60彼此间隔开。漏电器材料46在间隙内，并且直接接触导电柱58的侧壁61。
53.导电柱58最终变为电容器的电极。因此，柱58可被称作第一电极结构，或被称作下部电极结构。
54.参考图5和5a，柱58的导电材料56凹入，并且接着绝缘材料62形成在柱之上且图案化到绝缘插塞64中。平坦化表面65跨越绝缘材料52和绝缘插塞(盖)64形成。平坦化表面可通过例如cmp的任何合适的处理形成。
55.绝缘材料62可包括任何合适的组合物，例如碳、未掺杂硅、氟硅酸盐玻璃、硼磷硅酸盐玻璃、硼掺杂二氧化硅、碳掺杂二氧化硅等。术语“未掺杂硅”是指未导电掺杂的硅。未掺杂硅可在其中具有少量掺杂剂(例如，固有浓度的掺杂剂)，但不含足以导电的掺杂剂浓度。
56.参考图6和6a，堆叠44和绝缘材料52的片段被移除以形成开口66。在一些实施例中，柱58可被视为细分成四个一组，并且开口66可被视为相对于每组四个柱中的每一个居中定位。四个柱的组中的一个组被图解说明为在以虚线框69识别的区域内。框69内的四个柱被指示为第一柱58a、第二柱58b、第三柱58c和第四柱58d。
57.应注意，图1-5的视图是俯视图，而图6的视图沿着图6a的横截面b-b而非为俯视图。
58.还应注意，图6和6a的处理使漏电器装置材料46的区暴露于可能损坏此类区的后续处理。然而，暴露区沿着开口66的横向边缘67(如图6的俯视图中所展示)，并且因此，此类区域的后续损坏不会不利地影响最终用于并入到漏电器装置的功能片段中的漏电器装置材料的区。
59.参考图7-7b，绝缘材料42和52(图6和6a)被移除。在一些实施例中，绝缘材料42和52包括二氧化硅，并且通过利用氢氟酸的湿式蚀刻被移除。
60.图7a沿着与图6a相同的横截面展示组合件10，并且图7b沿着相对于图7的俯视图对角地延伸的横截面展示组合件10。图7b的横截面将用于本公开的其余横截面图。图7b的横截面并不展示导电柱58之下的各种材料，以便简化图式。
61.图7b的横截面展示包含柱58的行68的配置。此类行具有柱之间的间隙60，其中间隙在第一间隙60a与第二间隙60b之间交替。第一间隙中具有堆叠44，其中此类堆叠包含漏电器材料46。第二间隙中不具有堆叠44。至少由于第二间隙中不具有漏电器材料46(和堆叠44的其余部分)，因此第二间隙60b比第一间隙60a更深。
62.参考图8和8a，绝缘电容器材料70形成在第一间隙60a和第二间隙60b内。绝缘电容器材料70内衬第一间隙60a和第二间隙60b，并且沿着第一间隙60a的底部外围71延伸。
63.应注意，图8a的横截面b-b在与图7a和7b的横截面b-b不同的位置中。具体地，图8a的横截面b-b延伸穿过绝缘盖64，而图7a和7b的横截面b-b延伸穿过柱58的导电材料。横截面b-b的高程的改变用于简化图8的视图，使得结构58/62的位置可被展示为具有盖64的非交叉影线标示而非具有柱58的交叉影线标示。绝缘电容器材料70的背侧73以短划线视图展示在图8中，这是因为所述背侧在图8的视图的平面外。
64.绝缘电容器材料70可包括任何合适的组合物。在一些实施例中，绝缘电容器材料中的至少一些可包括铁电绝缘材料，并且在一些实施例中，绝缘电容器材料的全部是铁电绝缘材料。
65.铁电绝缘材料可包括任何合适的组合物或组合物的组合；并且在一些实例实施例中，可包含过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、锆钛酸铅以及钛酸锶钡中的一或多种。而且，在一些实例实施例中，铁电绝缘材料可在其中具有掺杂剂，所述掺杂剂包括硅、铝、镧、钇、铒、钙、镁、锶和稀土元素中的一或多种。
66.绝缘电容器材料70可被形成为任何合适的厚度；并且在一些实施例中，可具有在从约到约的范围内的厚度。
67.图8和8a指示间隙60a可被视为对应于浅区(s)，并且间隙60b可被视为对应于深区(d)。开口66的外围以短划线视图图解说明在图8中。
68.参考图9和9a，导电材料72形成在柱58之上且在第一间隙60a和第二间隙60b内。导电材料72在绝缘电容器材料70之上。导电材料72的背侧75以短划线视图展示在图9中，这是因为所述背侧在图9的视图的平面外。
69.导电材料72可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。
70.在一些实施例中，导电材料72可被称作第一导电材料以将其与在后续处理阶段处形成的另一导电材料区分开。
71.导电材料72被设置成合适的厚度以在水平方向和竖直方向上闭合立柱58之间的间隙(其中水平方向和竖直方向相对于图9的俯视图沿着x轴和y轴)，并且又足够薄以沿着对角方向在深区和浅区(d和s)中留下所说明开放间距(其中对角方向相对于图9的俯视图，并且被展示为沿着图9a的横截面侧视图)。
72.参考图10，组合件10被展示为处于图9和9a的处理阶段之后的处理阶段，并且被展示为沿着与图9a相同的横截面。
73.开口74被形成为沿着第一间隙60a的底部外围71延伸穿过第一导电材料72和绝缘电容器材料70。在所说明实施例中，保护材料76设置在深第二间隙60b内作为防护措施，以阻止在此类深间隙内无意中蚀刻穿过材料，这是因为此类蚀刻可能成问题地导致向下冲压到与存取装置12(图7a)相关联的结构中的一或多个。在一些实施例中，深间隙60b可具有使得由于几何约束而大体上阻止蚀刻剂到达开口的底部的尺寸，并且在此类实施例中，保护材料76可省略。
74.如果利用保护材料76，则此类保护材料可包括任何合适的组合物。在一些实施例中，保护材料76可包括光刻胶、非晶碳等。
75.参考图11，开口74延伸穿过漏电器装置材料46。在所说明实施例中，开口74止于堆叠44的下部电介质材料48内。
76.参考图12，第二导电材料78形成在开口74内。第二导电材料78可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多种。在一些实施例中，第一导电材料72和第二导电材料78可包括彼此相同的组合物，并且在其它实施例中，它们可包括相对于彼此不同的组合物。
77.导电材料72和78一起形成导电结构80。此类导电结构可对应于电容器电极，并且在一些实施例中，可被称作第二电极、上部电极或电容器板电极。第一电极58、第二电极80和绝缘电容器材料70一起形成电容器82。电容器和存取装置12(图1a)可一起并入到存储器阵列的存储器单元90中，其中实例存储器阵列在下文参考图17和18进行描述。如果绝缘电容器材料70包括铁电绝缘材料，则电容器可为铁电电容器。
78.图12的漏电器装置材料46在上部电极80与下部电极58之间延伸，并且形成可有利地防止与个别存储器单元相关联的电容器的底部节点处的电势的累积的漏电器装置84。
79.在一些实施例中，开口74内的第二导电材料78的区可被视为被配置为向下突出部86。此类向下突出部86是导电结构80的部分。漏电器装置84直接接触向下突出部86。
80.图12的实施例展示布置在行68中的柱58，其中此类行具有交替的间隙60a和60b。漏电器装置84在间隙60a内，并且不在间隙60b内。导电结构80具有在深间隙60b内的深向下突出部88，并且具有作为浅间隙60a内的浅向下突出部的向下突出部86。漏电器装置84从浅向下突出部86的侧壁延伸到相邻柱58的侧壁。
81.在一些实施例中，漏电器装置84可被视为将底部电极58耦合到个别电容器82内的导电板结构80的电阻互连件。电容器82由存储器单元90包括。如果漏电器装置84泄漏太多，则一或多个存储器单元90可能体验单元到单元干扰。如果漏电器装置84泄漏(导电)不足，则来自底部电极58的过量电荷将不会被排尽。所属领域的一般技术人员将认识到如何计算用于给定存储器阵列的漏电器装置84所需的电阻。在一些实施例中，漏电器装置84可具有
在从约0.1兆欧姆到约5兆欧姆的范围内的电阻。当确定适合于漏电器装置84的电阻时，可考虑例如邻近存储器单元之间的分离、存储器单元的物理尺寸、置于存储器单元中的电荷的量、存储器阵列的大小、由存储器阵列进行的操作的频率等因素。
82.图13是集成组合件12的区的图解俯视图。图13展示图8和9的符号d以图解指示深间隙60b的区。柱58被标注为b以指示其为底部电极。浅突出部86被标注为p以指示其为板电极80的部分。
83.柱58(b)被布置成上文参考图6所描述的四个一组，其中此类四个一组中的一个在图13的虚线框69内。四个柱58的组中的每一个具有中心区89(用居中定位在框69内的圆标示)。中心区89与组内的四个柱58中的每一个大致等距。向下突出部88与中心区89大致(大体上)竖直地对准，如相对于图13的框69内的区图解指示的。
84.在一些实施例中，底部电极58(b)中的每一个可被视为与向下突出部86(p)中的三个相邻，其中此类相邻关系的实例展示在三角形区91内。漏电器装置84在底部电极(b)与相邻向下突出部(p)之间延伸，如在三角形区91内图解说明的。漏电器装置84可使得过量电荷能够从底部电极(b)排出到相邻向下突出部(p)。
85.图12的所说明实施例具有沿着导电柱58的上部区的漏电器装置84，并且具有在导电柱58之上延伸的绝缘材料70。在其它实施例中，绝缘材料70可不在导电柱58之上延伸，和/或漏电器装置84可沿着导电柱58的下部区形成。参考图14-16描述此类其它实施例的实例。
86.参考图14和14a，组合件10被展示为呈其中电介质材料48和50以及漏电器装置材料46的堆叠44沿着导电柱58的底部区形成的配置。
87.绝缘材料92在导电柱56之上。绝缘材料92可包括与图12的绝缘材料62相同的组合物，或可包括不同的组合物。在一些实施例中，绝缘材料92可包括碳掺杂二氧化硅。
88.绝缘晶格材料94在导电柱58之间在间隙60a内延伸。晶格材料94可包括任何合适的组合物，并且在一些实施例中，可包括氮化硅、主要由氮化硅组成，或由氮化硅组成。
89.绝缘电容器材料70沿着导电柱58的侧壁，并且第一导电材料72在绝缘电容器材料70之上。
90.图15沿着与图14a相同的横截面展示在图14的处理阶段之后的处理阶段处的视图。绝缘材料96形成在间隙60b内，并且平坦化表面95被形成为跨越材料70、72、92和96延伸。平坦化表面95可通过包含例如cmp的任何合适的处理形成。
91.参考图16，第二导电材料78形成在平坦化表面95之上，并且被形成为具有延伸穿过间隙60b内的漏电器材料46的突出部98。间隙60b内的漏电器材料因此被配置为漏电器装置84，其中此类漏电器装置沿着第一电极58的下部区。
92.导电材料72和78一起形成类似于上文参考图12所描述的结构80的上部电极结构80。
93.相比于上文参考图12所描述的实施例，图16的实施例不具有导电柱(底部电极)58之上的绝缘电容器材料70。
94.图16的电极58和80可形成类似于上文参考图12所描述的那些电容器的电容器82，并且此类电容器可并入到存储器单元90中。
95.图12和16的存储器单元90包含与电容器82(其可为铁电电容器)组合的存取装置
12(图1a)。实例存储器单元90示意性地说明在图17中，其中此类存储器单元包含被配置为晶体管的存取装置12。存储器单元90被展示为与字线100和数字线102耦合。而且，铁电电容器82的电极中的一个被展示为与板线104耦合。板线可与字线100组合用于控制铁电电容器82的操作状态。
96.上文所描述的存储器阵列可为铁电存储器阵列，并且可具有任何合适的配置。实例铁电存储器阵列(feram阵列)106参考图18进行描述。存储器阵列包含多个大体上相同的铁电电容器82(其中术语“大体上相同”意谓在合理的制造和测量公差内相同)。字线(第一线性结构)100沿着存储器阵列的行延伸，并且数字线(第二线性结构)102沿着存储器阵列的列延伸。电容器82中的每一个在存储器单元90内，所述存储器单元是利用字线和数字线的组合唯一地寻址的。字线100延伸到驱动器电路系统(字线驱动器电路系统)110，并且数字线102延伸到感测电路系统(感测放大器电路系统)112。板线104延伸到合适的参考源114或驱动器(在一些应用中，板“线”可实际上为跨越所有电容器延伸的大片导电材料而非个别线)。
97.上文所论述的组合件和结构可用于集成电路内(其中术语“集成电路”意谓由半导体衬底支撑的电子电路)；并且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，并且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一个，例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
98.除非另外规定，否则本文中所描述的各种材料、物质、组合物等可通过现在已知或尚待开发的任何合适的方法形成，包含例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。
99.术语“电介质”和“绝缘”可用于描述具有绝缘电性质的材料。所述术语在本公开中视为同义的。在一些情况下利用术语“电介质”且在其它情况下利用术语“绝缘”(或“电绝缘”)可能是为了在本公开内提供语言变化以简化以下权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
100.术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义。在一些情况下利用一个术语且在其它情况下利用另一术语可能是为了在本公开内提供语言变化以简化以下权利要求书内的前提基础。
101.图式中的各种实施例的特定定向仅出于说明的目的，并且在一些应用中，实施例可相对于所展示定向旋转。本文中所提供的描述和以下权利要求书涉及各种特征之间具有所描述关系的任何结构，不管结构是处于图式的特定定向还是相对于此类定向旋转。图式仅出于图解的目的，并且不按比例绘制。
102.除非另外规定，否则随附说明的横截面视图仅展示横截面平面内的特征而不展示横截面平面后的材料，以便简化图式。
103.当结构被称作“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中介结构。相比之下，当结构被称作“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在中介结构。术语“直接在
……
之下”、“直接在
……
之上”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替
代地指示直立对准。
104.结构(例如，层、材料等)可被称作“竖直地延伸”，以指示结构通常从下伏基底(例如，衬底)向上延伸。竖直延伸的结构可相对于基底的上部表面大体上正交地延伸，或不可相对于基底的上部表面大体上正交地延伸。
105.一些实施例包含一种集成组合件，所述集成组合件具有竖直延伸的导电柱的行。导电柱通过间隙彼此间隔开。漏电器装置材料在间隙中的至少一些内。绝缘材料沿着导电柱的侧壁。导电结构在导电柱之上。导电结构具有延伸到间隙中的至少一些中的向下突出部。漏电器装置材料被配置为沿着向下突出部的侧面且从侧面延伸到导电柱中的一或多个的水平延伸的片段。
106.一些实施例包含一种集成组合件，所述集成组合件包括导电柱的行。导电柱通过间隙彼此间隔开。间隙在第一间隙与第二间隙之间交替。第一间隙具有在相邻柱之间延伸的漏电器装置材料，并且第二间隙中不具有漏电器装置材料。绝缘材料沿着导电柱的侧壁。导电结构在导电柱之上且具有分别延伸到第一间隙和第二间隙中的第一向下突出部和第二向下突出部。第一向下突出部延伸穿过漏电器装置材料且直接抵靠漏电器装置材料。第二向下突出部比第一向下突出部延伸得更远以比第一向下突出部更深。
107.一些实施例包含一种形成集成组合件的方法。导电柱形成在存取装置之上。导电柱通过间隙彼此间隔开。漏电器装置材料在间隙内且接触柱的侧壁。漏电器装置材料的片段被移除以形成沿着横截面具有柱的行的配置。行具有柱之间的间隙，其中间隙在第一间隙与第二间隙之间交替。第一间隙中具有漏电器装置材料，并且第二间隙中不具有漏电器装置材料。至少由于漏电器装置材料，第二间隙比第一间隙更深。绝缘电容器材料形成在第一间隙和第二间隙内且沿着柱的侧壁。绝缘电容器材料内衬第一间隙和第二间隙且沿着第一间隙的底部外围延伸。第一导电材料形成在柱之上且在第一间隙和第二间隙内。第一导电材料在绝缘电容器材料之上。开口被形成为沿着第一间隙的底部外围延伸穿过第一导电材料和绝缘电容器材料。开口穿透漏电器装置材料。开口填充有第二导电材料。第一导电材料和第二导电材料一起形成导电结构。开口内的第二导电材料被配置为导电结构的向下突出部。漏电器装置材料从导电结构的向下突出部延伸到相邻导电柱，并且直接接触导电结构和相邻导电柱。导电结构、绝缘电容器材料和导电柱一起形成多个电容器。
108.根据规定，已就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的标的物。然而，应理解，权利要求书不限于所展示和所描述的具体特征，这是因为本文中所公开的构件包括实例实施例。因此，权利要求书具有如书面所说明的全部范围，并且应根据等效物原则恰当地进行解释。