显示面板的制作方法

1.在本文中本公开涉及具有提高的抗冲击性的显示面板。


背景技术：

2.诸如智能电话、平板电脑、笔记本计算机、汽车导航系统和智能电视的电子装置正在开发中。这些电子装置提供有显示装置以提供信息。
3.正在开发各种类型的显示装置以满足用户体验(ux)和用户界面(ui)要求。在显示装置当中，柔性显示装置的开发正在积极进行中。


技术实现要素：

4.本公开提供了具有提高的抗冲击性的显示面板。
5.本发明构思的实施例提供了显示面板，包括：基底层，包括边界区和像素区；像素电路，设置在像素区中以与像素区重叠；多个绝缘层，设置在基底层上，多个绝缘层包括设置在与边界区相对应的区中的开口；第一有机层，设置在多个绝缘层上以填充开口；发光元件，与像素区重叠、电连接到像素电路并且设置在第一有机层上；以及第一导电线，设置在边界区中以与边界区重叠、与边界区在基本上相同的方向上延伸、设置在第一有机层上并且电连接到像素电路。
6.在实施例中，边界区可以包括在第一方向上延伸的第一区以及在与第一方向交叉的第二方向上延伸的第二区。开口包括在第一方向上延伸以与第一区重叠的第一开口区以及在第二方向上延伸以与第二区重叠的第二开口区。第一导电线可以在第一方向或第二方向上延伸。
7.在实施例中，显示面板可以进一步包括：第二有机层，设置在第一有机层上；以及第二导电线，设置在第二有机层上。第一导电线可以在第一方向上延伸，并且第二导电线可以在第二方向上延伸。
8.在实施例中，显示面板可以进一步包括：第二有机层，设置在第一有机层上；以及第二导电线，设置在第二有机层上。第一导电线可以设置在第一区中以与第一开口区重叠，并且第二导电线可以设置在第二区中以与第二开口区重叠。
9.在实施例中，第二导电线可以通过在边界区中形成为穿过第二有机层的接触孔连接到第一导电线。
10.在实施例中，显示面板可以进一步包括：第二有机层，设置在第一有机层上；以及第二导电线，设置在第二有机层上。第一导电线和第二导电线可以设置边界区的彼此不同的部分中。
11.在实施例中，第一导电线和第二导电线可以接收彼此不同的信号或电压。
12.在实施例中，像素电路可以包括硅晶体管或氧化物晶体管。
13.在实施例中，第一导电线可以接收数据信号或电源电压。
14.在实施例中，显示面板可以进一步包括：数据驱动电路，电连接到第一导电线。边
界区可以包括在第一方向上延伸的第一区以及在与第一方向交叉的第二方向上延伸的第二区。
15.在实施例中，开口可以包括在第一方向上延伸以与第一区重叠的第一开口区以及在第二方向上延伸以与第二区重叠的第二开口区。
16.在实施例中，第一导电线可以包括设置在第一区中以与第一开口区重叠的第一线以及设置在第二区中以与第二开口区重叠的第二线。
17.在实施例中，像素区可以包括多个像素区，边界区在平面图中可以围绕多个像素区中的每一个，并且设置在多个像素区中的每一个中的发光元件的数量可以是1、2或4。
18.在实施例中，显示面板可以进一步包括第二导电线。第二导电线可以包括：第一导电图案，与像素区重叠并且设置在第一有机层之下；以及第二导电图案，设置在第一有机层上，第二导电图案将彼此相邻设置的第一导电图案连接，其中，边界区设置在彼此相邻设置的第一导电图案之间。
19.在实施例中，像素电路可以包括：第一晶体管，包括第一栅极和硅半导体图案；以及第二晶体管，包括第二栅极和氧化物半导体图案。
20.在实施例中，多个绝缘层可以包括：无机缓冲层，设置在硅半导体图案之下；第一无机层，设置在硅半导体图案上；第二无机层，设置在第一无机层和第一栅极上；第三无机层，设置在第二无机层与氧化物半导体图案之间；第四无机层，设置在第三无机层和氧化物半导体图案上；以及第五无机层，设置在第四无机层和第二栅极上。
21.在实施例中，第四无机层可以设置在第二栅极之下以与第二栅极重叠，第四无机层暴露第一晶体管。
22.在本发明构思的实施例中，显示面板可以包括：基底层，包括边界区和像素区；像素电路，设置在像素区中以与像素区重叠；多个无机层，设置在基底层上，多个无机层包括设置在与边界区相对应的区中的开口；有机图案，设置在多个无机层上以填充开口；发光元件，与像素区重叠、电连接到像素电路并且设置在多个无机层上；以及导电线，设置在边界区中以与边界区重叠、与边界区在基本上相同的方向上延伸、设置在有机图案上并且电连接到像素电路。
23.在实施例中，显示面板可以进一步包括：绝缘层，设置在多个无机层上，绝缘层包括暴露有机图案的第一开口。导电线可以设置为覆盖第一开口。
24.在实施例中，有机图案的一部分可以设置在多个无机层当中的最上面的无机层上。
25.在实施例中，导电线可以与有机图案的上表面接触。
26.在实施例中，显示面板可以进一步包括：绝缘层，设置在多个无机层上。导电线可以包括彼此交叉的第一导电线和第二导电线。绝缘层可以设置在第一导电线与第二导电线之间。有机图案可以包括在第一方向上延伸以与第一导电线重叠的第一有机图案以及在与第一方向交叉的第二方向上延伸以与第二导电线重叠的第二有机图案。第一导电线和第二导电线可以通过形成为穿过绝缘层的接触孔彼此连接。
27.在本发明构思的实施例中，显示面板可以包括：基底层，包括第一像素区、第二像素区以及设置在第一像素区与第二像素区之间的边界区；第一堆叠结构，设置为与第一像素区相对应；第二堆叠结构，设置为与第二像素区相对应并且设置为在边界区介于第一堆
叠结构与第二堆叠结构之间的情况下与第一堆叠结构间隔开；有机材料，至少填充第一堆叠结构与第二堆叠结构之间的空间并且与边界区重叠；晶体管和发光元件，设置在第一像素区中；以及导电线，设置在有机材料上、与边界区在基本上相同的方向上延伸并且电连接到晶体管或发光元件。第一堆叠结构和第二堆叠结构中的每一个可以包括多个无机层。
附图说明
28.附图被包括以提供对本发明构思的进一步理解，并且被结合在本说明书中并构成本说明书的一部分。附图示出了本发明构思的实施例，并且与描述一起用于解释本发明构思的原理。在附图中：
29.图1是根据本发明构思的实施例的显示面板的平面图；
30.图2是根据本发明构思的实施例的显示面板的截面图；
31.图3是根据本发明构思的实施例的像素的等效电路图；
32.图4是根据本发明构思的实施例的显示区的放大平面图；
33.图5a和图5b是根据本发明构思的实施例的显示面板的截面图；
34.图6a和图6b是示出根据本发明构思的实施例的导电线的平面图；
35.图7a和图7b是示出根据本发明构思的实施例的导电线的平面图；
36.图8是根据本发明构思的实施例的显示面板的放大平面图；
37.图9a和图9b是根据本发明构思的实施例的显示区的放大平面图；
38.图10是根据本发明构思的实施例的显示面板的截面图；以及
39.图11a和图11b是根据本发明构思的实施例的显示面板的截面图。
具体实施方式
40.在本说明书中，将理解，当元件(或区、层、部分等)被称为“在”另一元件“上”、“连接到”或“耦接到”另一元件时，该元件可以直接在该另一元件上、直接连接到或耦接到该另一元件，或者可以存在居间元件。
41.相同的附图标记始终指代相同的元件。另外，在附图中，为了有效描述技术内容，元件的厚度、比率和尺寸可以被夸大。如在本文中使用的，术语“和/或”包括相关元件可以限定的任何和所有组合。
42.将理解，尽管术语“第一”、“第二”等在本文中可以用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，第一元件可以被称为第二元件，而不脱离本发明构思的范围。类似地，第二元件也可以被称为第一元件。除非另外说明，否则单数形式的术语包括复数形式。
43.为了便于描述，诸如“下方”、“下”、“上方”和“上”的术语在本文中用于描述如在附图中所示的一个元件与另一(些)元件的关系。上述术语是相对概念，并且基于在附图中所指示的方向被描述。
44.将理解，当在本说明书中使用时，术语“包括”和/或“具有”指明所述特征、整体、步骤、操作、元件、部件和/或它们的组的存在，但是不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。
45.除非另外限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与
本发明构思所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中限定的那些术语的术语应被解释为具有与它们在相关领域的背景中的含义一致的含义，并且将不以理想化或过于正式的意义被解释，除非在本文中明确如此限定。
46.在下文中，将参照附图描述本发明构思的实施例。
47.图1是根据本发明构思的实施例的显示面板100的平面图。图2是根据本发明构思的实施例的显示面板100的截面图。
48.参照图1，显示面板100可以包括显示区100-a和非显示区100-na。非显示区100-na可以设置为与显示区100-a相邻并且围绕显示区100-a的至少一部分。像素px设置在显示区100-a中，并且像素px不设置在非显示区100-na中。数据驱动电路ddc可以设置在非显示区100-na的一侧。
49.显示区100-a可以包括由第一方向dr1和第二方向dr2限定的平面。显示面板100的厚度方向可以是作为显示区100-a的法线方向的第三方向dr3。构成显示面板100的元件的前表面(或上表面)和后表面(或下表面)可以基于第三方向dr3来限定。
50.显示面板100可以是发光显示面板。例如，显示面板100可以是有机发光显示面板、无机发光显示面板、微型led显示面板或纳米led显示面板。
51.如图2中所示，显示面板100可以包括基底层110、电路层120、发光元件层130和封装层140。另一功能层可以进一步设置在基底层110、电路层120、发光元件层130和封装层140当中的两个相邻的层之间。
52.基底层110可以提供电路层120设置在其上的基底表面。基底层110可以是能够弯折、折叠或卷曲等的柔性基板。基底层110可以是玻璃基板、金属基板或聚合物基板。然而，本发明构思的实施例不限于此，并且基底层110可以是无机层、有机层或复合材料层。
53.基底层110可以具有多层结构。例如，基底层110可以包括第一合成树脂层、多层或单层无机层以及设置在多层或单层无机层上的第二合成树脂层。第一合成树脂层和第二合成树脂层中的每一个可以包括聚酰亚胺类树脂，并且本发明构思的实施例不受具体限制。
54.电路层120可以设置在基底层110上。电路层120可以包括绝缘层、半导体图案、导电图案和信号线等。
55.发光元件层130可以设置在电路层120上。发光元件层130可以包括发光元件。例如，发光元件可以包含有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微型led或纳米led。
56.封装层140可以设置在发光元件层130上。封装层140可以保护发光元件层130免受诸如湿气、氧气和灰尘颗粒的异物的影响。封装层140可以包括至少一个无机层。封装层140可以包括无机层、有机层和无机层的堆叠结构。
57.图3是根据本发明构思的实施例的像素px的等效电路图。
58.参照图3，像素px可以包括发光元件ld和像素电路pc。发光元件ld可以被包括在图2的发光元件层130中，并且像素电路pc可以被包括在图2的电路层120中。像素电路pc连接到多条导电线sl1、sl2、slp、sln、el、dl、vl1、vl2和pl。多条导电线sl1、sl2、slp、sln、el、dl、vl1、vl2和pl可以包括扫描线sl1、sl2、slp和sln、发光控制线el、数据线dl、第一初始化电压线vl1、第二初始化电压线vl2和电源电压线pl。多条导电线sl1、sl2、slp、sln、el、dl、vl1、vl2和pl可以是被包括在图2的电路层120中的部件。
59.像素电路pc可以包括多个晶体管t1至t7(或薄膜晶体管)和存储电容器cst。多个晶体管t1至t7可以包括驱动晶体管t1(或第一晶体管)、开关晶体管t2(或第二晶体管)、补偿晶体管t3(或第三晶体管)、第一初始化晶体管t4(或第四晶体管)、操作控制晶体管t5(或第五晶体管)、发光控制晶体管t6(或第六晶体管)和第二初始化晶体管t7(或第七晶体管)。发光元件ld可以包括第一电极(例如，阳极或像素电极)和第二电极(例如，阴极或公共电极)，发光元件ld的第一电极可以经由发光控制晶体管t6连接到驱动晶体管t1以接收驱动电流i
ld
，并且发光元件ld的第二电极可以接收低电源电压elvss。发光元件ld可以产生具有与驱动电流i
ld
相对应的亮度的光。
60.多个晶体管t1至t7中的一些可以是n沟道mosfet(nmos)，并且多个晶体管t1至t7中的其它晶体管可以是p沟道mosfet(pmos)。例如，多个晶体管t1至t7当中的补偿晶体管t3和第一初始化晶体管t4可以是n沟道mosfet(nmos)，并且其余晶体管可以是p沟道mosfet(pmos)。
61.根据本发明构思的实施例，多个晶体管t1至t7当中的补偿晶体管t3、第一初始化晶体管t4和第二初始化晶体管t7可以是n沟道mosfet(nmos)，并且其余晶体管可以是p沟道mosfet(pmos)。根据本发明构思的实施例，多个晶体管t1至t7中的仅一个晶体管可以是n沟道mosfet(nmos)，并且其余晶体管可以是p沟道mosfet(pmos)。根据本发明构思的实施例，多个晶体管t1至t7中的所有晶体管可以是n沟道mosfet(nmos)或p沟道mosfet(pmos)。
62.信号线可以包括用于传输第一扫描信号sn的第一当前扫描线sl1、用于传输第二扫描信号sn'的第二当前扫描线sl2、用于将前一扫描信号sn-1传输到第一初始化晶体管t4的前一扫描线slp、用于将发光控制信号en传输到操作控制晶体管t5和发光控制晶体管t6的发光控制线el、用于将下一扫描信号sn+1传输到第二初始化晶体管t7的下一扫描线sln以及用于传输数据信号dm的数据线dl，数据线dl与第一当前扫描线sl1交叉。
63.电源电压线pl可以将高电源电压elvdd传输到驱动晶体管t1，并且第一初始化电压线vl1可以传输用于初始化驱动晶体管t1的第一初始化电压vint1。驱动晶体管t1的栅极可以连接到存储电容器cst，驱动晶体管t1的源极可以经由操作控制晶体管t5连接到电源电压线pl，并且驱动晶体管t1的漏极可以经由发光控制晶体管t6电连接到发光元件ld的第一电极。驱动晶体管t1可以响应于开关晶体管t2的开关操作而接收数据信号dm，并且将驱动电流i
ld
提供到发光元件ld。
64.开关晶体管t2的栅极可以连接到用于传输第一扫描信号sn的第一当前扫描线sl1，开关晶体管t2的源极可以连接到数据线dl，并且开关晶体管t2的漏极连接到驱动晶体管t1的源极并且也可以经由操作控制晶体管t5连接到电源电压线pl。开关晶体管t2响应于通过第一当前扫描线sl1接收的第一扫描信号sn而被导通，从而能够执行开关操作以将被传输到数据线dl的数据信号dm传输到驱动晶体管t1的源极。
65.补偿晶体管t3的栅极连接到第二当前扫描线sl2。补偿晶体管t3的漏极连接到驱动晶体管t1的漏极并且也可以经由发光控制晶体管t6连接到发光元件ld的第一电极。补偿晶体管t3的源极可以连接到存储电容器cst的第一电极ce10以及驱动晶体管t1的栅极。此外，补偿晶体管t3的源极可以连接到第一初始化晶体管t4的漏极。
66.补偿晶体管t3响应于通过第二当前扫描线sl2接收的第二扫描信号sn'而被导通以将驱动晶体管t1的栅极和漏极电连接，从而能够将驱动晶体管t1二极管连接。
67.第一初始化晶体管t4的栅极可以连接到前一扫描线slp。第一初始化晶体管t4的源极可以连接到第一初始化电压线vl1。第一初始化晶体管t4的漏极可以连接到存储电容器cst的第一电极ce10、补偿晶体管t3的源极以及驱动晶体管t1的栅极。第一初始化晶体管t4响应于通过前一扫描线slp接收的前一扫描信号sn-1而被导通以将第一初始化电压vint1传输到驱动晶体管t1的栅极，从而能够执行用于初始化驱动晶体管t1的栅极的电压的初始化操作。
68.操作控制晶体管t5的栅极可以连接到发光控制线el，操作控制晶体管t5的源极可以连接到电源电压线pl，并且操作控制晶体管t5的漏极可以连接到驱动晶体管t1的源极以及开关晶体管t2的漏极。
69.发光控制晶体管t6的栅极可以连接到发光控制线el，发光控制晶体管t6的源极可以连接到驱动晶体管t1的漏极以及补偿晶体管t3的漏极，并且发光控制晶体管t6的漏极可以电连接到第二初始化晶体管t7的漏极以及发光元件ld的第一电极。
70.操作控制晶体管t5和发光控制晶体管t6响应于通过发光控制线el接收的发光控制信号en而同时被导通，使得高电源电压elvdd可以被供应到发光元件ld并且驱动电流i
ld
可以流过发光元件ld。
71.第二初始化晶体管t7的栅极可以连接到下一扫描线sln，第二初始化晶体管t7的漏极可以连接到发光控制晶体管t6的漏极以及发光元件ld的第一电极，并且第二初始化晶体管t7的源极可以连接到第二初始化电压线vl2以接收第二初始化电压vint2。第二初始化晶体管t7响应于通过下一扫描线sln接收的下一扫描信号sn+1而被导通以初始化发光元件ld的第一电极。
72.在本发明构思的另一实施例中，第二初始化晶体管t7可以是n沟道mosfet(nmos)，并且第二初始化晶体管t7的栅极可以连接到发光控制线el以响应于发光控制信号en而被驱动。同时，源极和漏极的位置可以根据晶体管的类型(p型或n型)而彼此改变。
73.存储电容器cst可以包括第一电极ce10和第二电极ce20。存储电容器cst的第一电极ce10连接到驱动晶体管t1的栅极，并且存储电容器cst的第二电极ce20连接到电源电压线pl。存储电容器cst可以存储与驱动晶体管t1的栅极的电压和高电源电压elvdd之间的电压差相对应的电荷。
74.升压电容器cbs可以包括第一电极ce11和第二电极ce21。升压电容器cbs的第一电极ce11可以连接到存储电容器cst的第一电极ce10，并且升压电容器cbs的第二电极ce21可以接收第一扫描信号sn。通过在停止供应第一扫描信号sn时的时间点处增大驱动晶体管t1的栅极的电压，升压电容器cbs可以补偿上述栅极的电压降。
75.根据本发明构思的实施例的每一个像素px的详细操作如下。
76.在初始化时段期间，当通过前一扫描线slp供应前一扫描信号sn-1时，第一初始化晶体管t4响应于前一扫描信号sn-1而被导通，并且驱动晶体管t1通过从第一初始化电压线vl1供应的第一初始化电压vint1而被初始化。
77.在数据编程时段期间，当通过第一当前扫描线sl1和第二当前扫描线sl2提供第一扫描信号sn和第二扫描信号sn'时，开关晶体管t2和补偿晶体管t3响应于第一扫描信号sn和第二扫描信号sn'而被导通。在这种情况下，驱动晶体管t1通过导通的补偿晶体管t3而被二极管连接并且被正向偏置。
78.然后，从数据线dl提供的数据信号dm减去驱动晶体管t1的阈值电压vth的补偿电压dm+vth(vth是负值)被施加到驱动晶体管t1的栅极。
79.高电源电压elvdd和补偿电压dm+vth被施加到存储电容器cst的两端，并且与存储电容器cst的两端之间的电压差相对应的电荷被存储在存储电容器cst中。
80.在发光时段期间，操作控制晶体管t5和发光控制晶体管t6通过从发光控制线el提供的发光控制信号en而被导通。驱动电流i
ld
根据驱动晶体管t1的栅极的电压与高电源电压elvdd之间的电压差而产生，并且驱动电流i
ld
通过发光控制晶体管t6被供应到发光元件ld。
81.在该实施例中，多个晶体管t1至t7中的至少一个晶体管包括包含氧化物的半导体层，并且其它晶体管包括包含硅的半导体层。具体地，直接影响显示装置的亮度的驱动晶体管t1被配置为包括由具有高可靠性的多晶硅构成的半导体层，并且因此，通过这种配置可以实现高分辨率显示装置。同时，由于氧化物半导体具有高载流子迁移率和低泄漏电流，因此即使驱动时间长，电压降也不大。也就是说，由于即使在低频驱动期间由电压降引起的图像的亮度改变也不大，因此低频驱动是可能的。
82.如上所述，由于氧化物半导体具有流过其的泄漏电流小的优点，因此不仅可以防止泄漏电流流过连接到驱动晶体管t1的栅极的第一初始化晶体管t4和补偿晶体管t3，而且也可以通过在连接到驱动晶体管t1的栅极的补偿晶体管t3和第一初始化晶体管t4中的至少一个中采用氧化物半导体来降低功耗。当第二初始化晶体管t7的源极连接到第一初始化晶体管t4的源极时，第二初始化晶体管t7也可以包括氧化物半导体以防止泄漏电流并降低功耗。
83.图4是根据本发明构思的实施例的显示区100-a的放大平面图。图5a和图5b是根据本发明构思的实施例的显示面板100的截面图。图6a和图6b是示出根据本发明构思的实施例的导电线sl的平面图。具体地，图5a和图5b示出了沿图4的线i-i'和ii-ii'截取的截面图。
84.图4是示出两个像素行pxli和pxli+1的放大图。第i像素行pxli可以包括在第一方向dr1上布置的第一颜色像素px1、第二颜色像素px2、第三颜色像素px3和第二颜色像素px2。第i+1像素行pxli+1可以包括在第一方向dr1上布置的第三颜色像素px3、第二颜色像素px2、第一颜色像素px1和第二颜色像素px2。图4中所示的像素行pxli和pxli+1中的四个颜色像素可以沿第一方向dr1重复地设置。图4中所示的像素行pxli和pxli+1的颜色像素可以沿第二方向dr2重复地设置。
85.显示区100-a可以包括多个像素区pa以及设置在多个像素区pa之间的边界区ba。边界区ba可以围绕多个像素区pa中的每一个。
86.第一颜色像素px1、第二颜色像素px2和第三颜色像素px3的像素电路pc1、pc2和pc3分别设置在多个像素区pa中。像素电路pc1、pc2和pc3中的每一个与参照图3描述的像素电路pc相同。尽管像素电路pc1、pc2和pc3中的每一个被示出为设置在基本上与像素区pa相对应的区中，但是本发明构思的实施例不限于此。
87.像素区pa被限定为显示区100-a内除边界区ba之外的区。边界区ba是由稍后将描述的开口ba-op(参照图5a和图5b)限定的区，并且不与开口ba-op(参照图5a和图5b)重叠并被开口ba-op围绕的显示区100-a与像素区pa相对应。在该实施例中，尽管第一颜色像素px1、第二颜色像素px2和第三颜色像素px3当中的任何一个被示出为设置在像素区pa中的
每一个中，但是多个颜色像素可以布置在一个像素区pa中。
88.第一发光元件ld1、第二发光元件ld2和第三发光元件ld3分别设置在多个像素区pa中。图4示出了第一发光元件ld1、第二发光元件ld2和第三发光元件ld3中的利用具有菱形形状的虚线标示的阳极。
89.图4示出了第i像素行pxli的第一当前扫描线sl1i和第i+1像素行pxli+1的第一当前扫描线sl1i+1，作为扫描线sl1、sl2、slp和sln(参照图3)的代表。图4没有示出图3中所示的发光控制线el、数据线dl、第一初始化电压线vl1和第二初始化电压线vl2。
90.图4示出了电源电压线pl。电源电压线pl可以接收参照图3描述的高电源电压elvdd或低电源电压elvss。
91.电源电压线pl可以包括在第一方向dr1上延伸的第一电源线pl1以及在第二方向dr2上延伸的第二电源线pl2。电源电压线pl可以仅包括第一电源线pl1和第二电源线pl2中的一者。
92.电源电压线pl与边界区ba重叠。电源电压线pl与边界区ba在基本上相同的方向上延伸。边界区ba可以包括在第一方向dr1上延伸的第一区ba1以及在第二方向dr2上延伸的第二区ba2。第一电源线pl1在第一区ba1中在第一方向dr1上延伸。第二电源线pl2在第二区ba2中在第二方向dr2上延伸。第一电源线pl1和第二电源线pl2的交叉区与第一区ba1和第二区ba2的交叉区重叠。
93.图5a示出了第二发光元件ld2以及第二像素电路pc2(参照图4)的硅晶体管s-tft和氧化物晶体管o-tft。在图3中所示的等效电路中，第三晶体管t3和第四晶体管t4可以是氧化物晶体管o-tft，并且剩余晶体管可以是硅晶体管s-tft。在本发明构思的实施例中，像素电路pc(参照图3)可以仅包括硅晶体管s-tft和氧化物晶体管o-tft当中的一种类型的晶体管。
94.缓冲层10br可以设置在基底层110上。缓冲层10br可以防止金属原子或杂质从基底层110扩散到设置在上方的第一半导体图案sp1。第一半导体图案sp1包括硅晶体管s-tft的有源区ac1。缓冲层10br可以在用于形成第一半导体图案sp1的结晶工艺期间调整导热率，使得可以均匀地形成第一半导体图案sp1。缓冲层10br可以包括至少一个无机层。包括无机层的缓冲层10br可以被称为无机缓冲层。缓冲层10br可以包括氧化硅层和氮化硅层。
95.第一后表面金属层bmla可以设置在硅晶体管s-tft之下，并且第二后表面金属层bmlb可以设置在氧化物晶体管o-tft之下。第一后表面金属层bmla和第二后表面金属层bmlb可以与第一像素电路至第三像素电路pc1、pc2和pc3(参照图4)重叠。第一后表面金属层bmla和第二后表面金属层bmlb可以阻挡外部光到达第一像素电路至第三像素电路pc1、pc2和pc3。
96.第一后表面金属层bmla可以设置为与第一像素电路至第三像素电路pc1、pc2和pc3(参照图4)中的每一个的至少局部区相对应。第一后表面金属层bmla可以设置为与被实施为硅晶体管s-tft的驱动晶体管t1(参照图3)重叠。
97.第一后表面金属层bmla可以设置在基底层110与缓冲层10br之间。在本发明构思的实施例中，无机阻挡层可以进一步设置在第一后表面金属层bmla与缓冲层10br之间。第一后表面金属层bmla可以连接到电极或线并从其接收恒定电压或信号。根据本发明构思的实施例，第一后表面金属层bmla可以是与其它电极或线隔离的浮置电极。
98.第二后表面金属层bmlb可以设置为与氧化物晶体管o-tft的下部分相对应。第二后表面金属层bmlb可以设置在第二绝缘层20与第三绝缘层30之间。第二后表面金属层bmlb可以与存储电容器cst的第二电极ce20设置在同一层中。第二后表面金属层bmlb可以连接到接触电极bml2-c以接收恒定电压或信号。接触电极bml2-c可以与氧化物晶体管o-tft的栅极gt2设置在同一层中。
99.第一后表面金属层bmla和第二后表面金属层bmlb中的每一个可以包含反射金属。例如，第一后表面金属层bmla和第二后表面金属层bmlb中的每一个可以包含银(ag)、包含银的合金、钼(mo)、包含钼的合金、铝(al)、包含铝的合金、氮化铝(aln)、钨(w)、氮化钨(w
x
n或w
x
ny)、铜(cu)和p+掺杂的非晶硅等中的至少一种。第一后表面金属层bmla和第二后表面金属层bmlb可以包含相同的材料或者彼此不同的材料。
100.尽管没有单独示出，但是根据本发明构思的实施例，第二后表面金属层bmlb可以被省略。第一后表面金属层bmla可以在氧化物晶体管o-tft之下延伸，使得第一后表面金属层bmla可以阻挡从基底层110侧入射到氧化物晶体管o-tft上的光。
101.第一半导体图案sp1可以设置在缓冲层10br上。第一半导体图案sp1可以包括硅半导体。例如，硅半导体可以包含非晶硅和多晶硅等。例如，第一半导体图案sp1可以包含低温多晶硅。
102.图5a仅示出了第一半导体图案sp1的设置在缓冲层10br上的部分。第一半导体图案sp1可以进一步设置在除图5a中所示的部分之外的部分中。第一半导体图案sp1可以布置在像素区pa(参照图4)中的预定部分中。第一半导体图案sp1可以取决于其是否被掺杂而具有不同的电属性。第一半导体图案sp1可以包括具有高导电率的第一区以及具有低导电率的第二区。第一区可以掺杂有n型掺杂剂或p型掺杂剂。p型晶体管可以包括掺杂有p型掺杂剂的掺杂区，并且n型晶体管可以包括掺杂有n型掺杂剂的掺杂区。第二区可以是非掺杂区或者以比第一区的浓度低的浓度掺杂的区。
103.第一区的导电率可以大于第二区的导电率，并且第一区可以基本上起到电极或信号线的作用。第二区可以基本上与晶体管的有源区(或沟道)相对应。换句话说，第一半导体图案sp1的一部分可以是晶体管的有源区，第一半导体图案sp1的另一部分可以是晶体管的源极或漏极，并且第一半导体图案sp1的又一部分可以是连接电极或连接信号线。
104.硅晶体管s-tft的源区se1(或源极)、有源区ac1(或沟道)和漏区de1(或漏极)可以由第一半导体图案sp1形成。在截面图中，源区se1和漏区de1可以从有源区ac1在彼此相反的方向上延伸。
105.第一绝缘层10可以设置在缓冲层10br上。第一绝缘层10可以公共地与多个颜色像素px1、px2和px3(参照图4)重叠并且覆盖第一半导体图案sp1。第一绝缘层10可以是无机层并且具有单层或多层结构。第一绝缘层10可以包含氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在该实施例中，第一绝缘层10可以是单层氧化硅层。稍后将描述的电路层120的无机层以及第一绝缘层10可以具有单层或多层结构并且包括上述材料中的至少一种，但是本发明构思的实施例不限于此。
106.硅晶体管s-tft的栅极gt1设置在第一绝缘层10上。硅晶体管s-tft的栅极gt1可以是金属图案的一部分。栅极gt1与有源区ac1重叠。在对第一半导体图案sp1进行掺杂的工艺中，栅极gt1可以起到自对准掩模的作用。栅极gt1可以包含钛(ti)、银(ag)、包含银的合金、
钼(mo)、包含钼的合金、铝(al)、包含铝的合金、氮化铝(aln)、钨(w)、氮化钨(w
x
n或w
x
ny)、铜(cu)、氧化铟锡(ito)和氧化铟锌(izo)等中的至少一种，但是本发明构思的实施例不具体限于此。
107.第二绝缘层20可以设置在第一绝缘层10上并且覆盖栅极gt1。第三绝缘层30可以设置在第二绝缘层20上。存储电容器cst的第二电极ce20以及第二后表面金属层bmlb可以设置在第二绝缘层20与第三绝缘层30之间。此外，存储电容器cst的第一电极ce10可以设置在第一绝缘层10与第二绝缘层20之间。第二绝缘层20和第三绝缘层30可以是无机层。
108.第二半导体图案sp2可以设置在第三绝缘层30上。第二半导体图案sp2可以包括氧化物晶体管o-tft的有源区ac2。第二半导体图案sp2可以包括氧化物半导体。第二半导体图案sp2可以包含诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化铟镓锌(igzo)、氧化锌(zno)或氧化铟(in2o3)的透明导电氧化物(tco)。
109.氧化物半导体可以包括包含其中透明导电氧化物被还原的还原区以及其中透明导电氧化物未被还原的非还原区的多个区。其中透明导电氧化物被还原的区(在下文中，还原区)具有比其中透明导电氧化物未被还原的区(在下文中，非还原区)的导电率大的导电率。还原区基本上起到晶体管的源极/漏极或者信号线的作用。非还原区基本上与晶体管的半导体区(或者有源区或沟道)相对应。换句话说，第二半导体图案sp2的一部分可以是晶体管的半导体区，第二半导体图案sp2的另一部分可以是晶体管的源区或漏区，并且第二半导体图案sp2的又一部分可以是信号传输区。
110.氧化物晶体管o-tft的源区se2(或源极)、有源区ac2(或沟道)和漏区de2(或漏极)可以由第二半导体图案sp2形成。在截面图中，源区se2和漏区de2可以从有源区ac2在彼此相反的方向上延伸。
111.第四绝缘层40可以设置在第三绝缘层30上。第四绝缘层40可以覆盖第二半导体图案sp2。如图5a中所示，氧化物晶体管o-tft的栅极gt2设置在第四绝缘层40上。氧化物晶体管o-tft的栅极gt2可以是金属图案的一部分。氧化物晶体管o-tft的栅极gt2与有源区ac2重叠。
112.第五绝缘层50可以设置在第四绝缘层40上并且覆盖栅极gt2。第一连接电极cne1可以设置在第五绝缘层50上。第四绝缘层40和第五绝缘层50可以是无机层。第一连接电极cne1可以通过形成为穿过第一绝缘层至第五绝缘层10、20、30、40和50的接触孔连接到硅晶体管s-tft的漏区de1。
113.缓冲层10br以及第一绝缘层至第五绝缘层10、20、30、40和50可以形成绝缘层的堆叠结构。在该实施例中，绝缘层的堆叠结构被描述为无机层的堆叠结构，但是堆叠结构的绝缘层中的一些可以是有机层。
114.开口ba-op被限定在与参照图4描述的边界区ba相对应的区域中的无机层的堆叠结构中。尽管未单独示出，但是开口ba-op可以包括与第一区ba1相对应(例如，重叠)的第一开口区以及与第二区ba2相对应(例如，重叠)的第二开口区。
115.无机层的堆叠结构被划分为与图4中所示的多个颜色像素px1、px2和px3相对应的多个岛形堆叠结构。由外部冲击产生的应力集中在开口ba-op上，并且可以减小施加到被划分为岛形堆叠结构的无机层的堆叠结构上的应力。可以通过开口ba-op防止岛形堆叠结构之一中由外部冲击引起的裂纹传播。这是因为在多个岛形堆叠结构中的任何岛形堆叠结构
中形成的裂纹可能因为开口ba-op而不传播到相邻的岛形堆叠结构中。
116.第六绝缘层60可以设置在第五绝缘层50上。第六绝缘层60被配置为填充开口ba-op。第六绝缘层60可以去除在第六绝缘层60之下的无机层中形成的台阶差并且提供平坦的顶表面。
117.第二连接电极cne2可以设置在第六绝缘层60上。第二连接电极cne2可以通过形成为穿过第六绝缘层60的接触孔连接到第一连接电极cne1。与开口ba-op重叠的第一电源线pl1设置在第六绝缘层60上并且与第二连接电极cne2同时形成。
118.第七绝缘层70可以设置在第六绝缘层60上并且覆盖第二连接电极cne2。第三连接电极cne3可以设置在第七绝缘层70上。第三连接电极cne3可以通过形成为穿过第七绝缘层70的接触孔连接到第二连接电极cne2。与开口ba-op重叠的第二电源线pl2设置在第七绝缘层70上。第二电源线pl2可以通过形成为穿过第七绝缘层70的接触孔ch连接到第一电源线pl1。第三连接电极cne3可以与第二电源线pl2同时形成。第八绝缘层80可以设置在第七绝缘层70上。
119.在该实施例中，第六绝缘层60、第七绝缘层70和第八绝缘层80中的每一个可以是有机层。第六绝缘层60可以被限定为第一有机层，第七绝缘层70可以被限定为第二有机层，并且第八绝缘层80可以被限定为第三有机层。
120.第六绝缘层60、第七绝缘层70和第八绝缘层80中的每一个可以包括诸如苯并环丁烯(bcb)、聚酰亚胺、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或者它们的混合物。
121.第二发光元件ld2可以包括第一电极ae2(或像素电极)、发光层el2以及第二电极ce(或公共电极)。参照图4描述的第一发光元件ld1和第三发光元件ld3的第二电极可以与第二发光元件ld2的第二电极ce具有一体形状。也就是说，第二电极ce可以公共地提供给第一发光元件ld1、第二发光元件ld2和第三发光元件ld3。
122.第一电极ae2可以设置在第八绝缘层80上。第一电极ae2可以是透明电极、半透明电极或反射电极。根据本发明构思的实施例，第一电极ae2可以包括由ag、mg、al、pt、pd、au、ni、nd、ir、cr或者它们的化合物形成的反射层以及在反射层上形成的透明或半透明电极层。透明或半透明电极层可以包含从由氧化铟锡(ito)、氧化铟锌(izo)、氧化铟镓锌(igzo)、氧化锌(zno)、氧化铟(in2o3)和掺铝的氧化锌(azo)组成的组中选择的至少一种。例如，第一电极ae2可以包括ito/ag/ito的堆叠结构。
123.像素限定层pdl可以设置在第八绝缘层80上。像素限定层pdl可以具有透明属性或光吸收属性。例如，吸收光的像素限定层pdl可以包含黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。像素限定层pdl可以与具有光阻挡特性的光阻挡图案相对应。
124.像素限定层pdl可以覆盖第一电极ae2的一部分。例如，暴露第一电极ae2的一部分的开口pdl-op可以被限定在像素限定层pdl中。像素限定层pdl可以增大第一电极ae2的边缘与第二电极ce之间的距离。相应地，像素限定层pdl可以起到防止在第一电极ae2的边缘处出现电弧等的作用。
125.尽管未示出，但是空穴控制层可以设置在第一电极ae2与发光层el2之间。空穴控制层可以包括空穴传输层。空穴控制层可以进一步包括空穴注入层。电子控制层可以设置在发光层el2与第二电极ce之间。电子控制层可以包括电子传输层。电子控制层可以进一步包括电子注入层。空穴控制层和电子控制层可以通过使用开口掩模在多个颜色像素px1、px2和px3(参照图4)中公共地形成。
126.封装层140可以设置在发光元件层130上。封装层140可以包括顺序地堆叠的无机层141、有机层142和无机层143，但是构成封装层140的层不限于此。
127.无机层141和143可以保护发光元件层130免受湿气和氧气的影响，并且有机层142可以保护发光元件层130免受诸如灰尘颗粒的异物的影响。无机层141和143可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层等。有机层142可以包括丙烯酸类有机层，但是本发明构思的实施例不限于此。
128.图5b示出了关于第二像素电路pc2(参照图4)的与图5a中所示的硅晶体管s-tft和氧化物晶体管o-tft不同的硅晶体管s-tft和氧化物晶体管o-tft。第二像素电路pc2可以包括设置在第五绝缘层50上的第一当前扫描线sl1i。第一当前扫描线sl1i可以包括设置在像素区pa中的每一个中、第五绝缘层50上的第一导电图案sl-c1。第一导电图案sl-c1可以是在与每一个像素区pa相对应的区中形成的隔离的图案。第一当前扫描线sl1i可以进一步包括设置在第六绝缘层60上的第二导电图案sl-c2。第二导电图案sl-c2可以将彼此相邻设置的第一导电图案sl-c1连接。第二导电图案sl-c2可以跨越边界区ba。
129.第二导电图案sl-c2设置在与第二电源线pl2的层不同的层，使得与第二电源线pl2的短路不会出现。在本发明构思的实施例中，第一导电图案sl-c1可以不设置在第五绝缘层50上而是可以设置在第七绝缘层70上。
130.参照图6a，导电线sl可以包括在第一方向dr1上延伸的多条第一线sl10以及在第二方向dr2上延伸的多条第二线sl20。第一线sl10和第二线sl20可以分别与图4至图5b中所示的第一电源线pl1和第二电源线pl2相对应，但是本发明构思的实施例不限于此。第一线sl10与图4中所示的第一区ba1重叠，并且第二线sl20与图4中所示的第二区ba2重叠。当第一线sl10和第二线sl20当中的任何一条与图5a所示的第一连接电极至第三连接电极cne1、cne2和cne3当中的任何一个设置在同一层中时，第一线sl10和第二线sl20当中的另一条可以与图5a中所示的第一连接电极至第三连接电极cne1、cne2和cne3当中的另一个设置在同一层中。
131.第一初始化电压线vl1或第二初始化电压线vl2(参照图3)可以以与图6a中所示的导电线sl的形状相同的形状来实施。将低电源电压elvss提供到图3中所示的发光元件ld的电压线也可以以与图6a中所示的导电线sl的形状相同的形状来实施。也就是说，第一初始化电压线vl1、第二初始化电压线vl2和该电压线中的每一条可以具有与第一线sl10相对应的线以及与第二线sl20相对应的线。
132.如图6b中所示，第二线sl20可以包括数据线dl。可以针对每一个像素列设置数据线dl。数据线dl与图4中所示的第二区ba2重叠。
133.图7a和图7b是示出根据本发明构思的实施例的导电线sl-1、sl-2和sl-3的平面图。与参照图1至图6b描述的配置相同的配置的详细描述将被省略。
134.显示面板100可以包括如图7a中所示的两种类型的导电线sl-1和sl-2或者如图7b
中所示的三种类型的导电线sl-1、sl-2和sl-3。
135.如图7a中所示，第一类型导电线sl-1的第一线sl11可以设置在显示面板100的第一区ba1(参照图4)的一部分中，并且第二类型导电线sl-2的第一线sl12可以设置在第一区ba1的另一部分中。第一类型导电线sl-1的第二线sl21可以设置在显示面板100的第二区ba2(参照图4)的一部分中，并且第二类型导电线sl-2的第二线sl22可以设置在第二区ba2的另一部分中。
136.当第一类型导电线sl-1是用于接收高电源电压elvdd(参照图3)或低电源电压elvss(参照图3)的电源线、第一初始化电压线vl1(参照图3)和第二初始化电压线vl2(参照图3)当中的任何一条时，第二类型导电线sl-2可以是除该电源线、第一初始化电压线vl1和第二初始化电压线vl2之外的导电线。
137.在本发明构思的一个实施例中，第一类型导电线sl-1的第一线sl11或第二类型导电线sl-2的第一线sl12可以像图5b中所示的第一当前扫描线sl1i一样包括第一导电图案sl-c1和第二导电图案sl-c2。
138.如图7b中所示，三种类型的导电线sl-1、sl-2和sl-3可以设置为在相应的第一区ba1(参照图4)和第二区ba2(参照图4)中彼此不被短路。第一类型导电线sl-1的第一线sl11可以设置在显示面板100的第一区ba1(参见图4)的一部分中，第二类型导电线sl-2的第一线sl12可以设置在第一区ba1的另一部分中，并且第三类型导电线sl-3的第一线sl13可以设置在第一区ba1的其它部分中。第一类型导电线sl-1的第二线sl21可以设置在显示面板100的第二区ba2(参见图4)的一部分中，第二类型导电线sl-2的第二线sl22可以设置在第二区ba2的另一部分中，并且第三类型导电线sl-3的第二线sl23可以设置在第二区ba2的其它部分中。
139.图8是根据本发明构思的实施例的显示面板100的放大平面图。
140.参照图8，导电线sl可以包括旁路线bpl并且构成数据线dl(参照图6b)的一部分。旁路线bpl可以替代设置在非显示区100-na中的信号线。相应地，可以减小非显示区100-na的面积。
141.图8示出了连接到数据驱动电路ddc(参照图1)的两组数据线dl1-1、dl1-2、dl2-1和dl2-2。第一组的数据线dl1-1和dl1-2可以具有整体形状，并且第二组的数据线dl2-1和dl2-2可以包括包含多个部分的旁路线bpl。
142.旁路线bpl可以包括在第一方向dr1上延伸的水平线sl11(或第一线)以及在第二方向dr2上延伸的第一垂直线sl21(或一条第二线)和第二垂直线sl22(或另一条第二线)。水平线sl11与图4中所示的第一电源线pl1或图6a的第一线sl10相对应，并且第一垂直线sl21和第二垂直线sl22中的每一条与图4中所示的第二电源线pl2或图6a的第二线sl20相对应。水平线sl11可以设置在与第一垂直线sl21和第二垂直线sl22的层不同的层中。
143.旁路线bpl可以连接到设置在非显示区100-na中的第三线sl-na和设置在显示区100-a中的第四线sl-a中的每一者。水平线sl11通过第一接触孔ch1连接到第一垂直线sl21和第二垂直线sl22中的每一者。第一垂直线sl21通过第二接触孔ch2连接到第三线sl-na。第二垂直线sl22通过第二接触孔ch2连接到第四线sl-a。
144.水平线sl11、第一和第二垂直线sl21和sl22以及第三和第四线sl-na和sl-a可以设置在不同的层中。当水平线sl11、第一和第二垂直线sl21和sl22以及第三和第四线sl-na
和sl-a当中的任一者与图5a所示的第一连接电极cne1设置在同一层中时，水平线sl11、第一和第二垂直线sl21和sl22以及第三和第四线sl-na和sl-a当中的另一者可以与图5a中所示的第二连接电极cne2设置在同一层中，并且水平线sl11、第一和第二垂直线sl21和sl22以及第三和第四线sl-na和sl-a当中的再一者可以与图5a中所示的第三连接电极cne3设置在同一层中。
145.图9a和图9b是根据本发明构思的实施例的显示区100-a的放大平面图。在下文中，与参照图1至图6b描述的配置相同的配置的详细描述将被省略。
146.像素区pa中的每一个可以包括多个颜色像素px1、px2和px3。如图9a中所示，第一颜色像素px1和第二颜色像素px2可以设置在一个像素区pa中，并且第二颜色像素px2和第三颜色像素px3可以设置在另一像素区pa中。如图9b中所示，一个第一颜色像素px1、一个第三颜色像素px3以及两个第二颜色像素px2可以设置在一个像素区pa中。
147.图10是根据本发明构思的实施例的显示面板100的截面图。在下文中，与参照图5a和图5b描述的配置相同的配置的详细描述将被省略。
148.第四绝缘层40可以设置在第三绝缘层30上。如图10中所示，第四绝缘层40可以与接触电极bml2-c以及氧化物晶体管o-tft的栅极gt2重叠，并且暴露不与接触电极bml2-c以及氧化物晶体管o-tft的栅极gt2重叠的区。氧化物晶体管o-tft的源区se2和漏区de2可以从第四绝缘层40的绝缘图案暴露，并且硅晶体管s-tft可以从第四绝缘层40暴露。
149.图11a和图11b是根据本发明构思的实施例的显示面板100的截面图。在下文中，与参照图5a和图5b描述的配置相同的配置的详细描述将被省略。
150.如图11a和图11b中所示，显示面板100可以包括被配置为填充开口ba-op的有机图案orp。在平面图中，有机图案orp可以具有与开口ba-op的形状相同的形状。在平面图中，有机图案orp可以具有格子形状。有机图案orp可以包括在第一方向dr1(参照图4)上延伸并且与第一电源线pl1(参照图4)重叠的第一有机图案以及在第二方向dr2(参照图4)上延伸并且与第二电源线pl2(参照图4)重叠的第二有机图案。
151.如图11a中所示，覆盖有机图案orp的第六绝缘层60设置在第五绝缘层50上。暴露有机图案orp的开口60-op被限定在第六绝缘层60中。第六绝缘层60可以是有机层或无机层。当第六绝缘层60是无机层时，可以减小设置在像素区pa中的接触孔(例如，设置在第二连接电极cne2与第一连接电极cne1之间的接触孔)的大小。
152.第一电源线pl1设置在第六绝缘层60上。第一电源线pl1可以设置在第六绝缘层60的开口60-op内以与有机图案orp接触。第二电源线pl2可以通过形成为穿过第七绝缘层70的接触孔连接到第一电源线pl1。
153.如图11b中所示，第六绝缘层60设置在第五绝缘层50上。第六绝缘层60可以是有机层或无机层。开口ba-op可以延伸到第六绝缘层60。有机图案orp的一部分可以设置在第六绝缘层60的上表面上以填充开口ba-op。
154.第一电源线pl1可以设置在有机图案orp上，并且第一电源线pl1可以部分地设置在第六绝缘层60的上表面上。第二电源线pl2可以通过形成为穿过第七绝缘层70的接触孔连接到第一电源线pl1。
155.根据以上描述，边界区可以将显示区划分为多个像素区。无机层的堆叠结构被划分为岛状堆叠结构。岛状堆叠结构设置在每一个像素区中。当与在显示区中公共地形成的
无机层的堆叠结构相比时，无机层的这种堆叠结构可以提高显示面板的抗冲击性。
156.无机层的在边界区中形成的开口被填充有有机材料。有机材料形成有机图案或有机层。导电线可以设置在有机图案或有机层上。导电线可以是信号线或电压线。通过在像素区外确保其中将设置导电线的区，可以更自由地进行像素区中的像素电路的设计。
157.尽管以上已经参照本发明构思的实施例进行了描述，但是本领域技术人员或本领域普通技术人员将理解，在不脱离所附权利要求中描述的本发明构思的精神和技术范围的范围内，可以对本发明构思进行各种修改和改变。
158.因此，本发明构思的技术范围不应限于说明书的详细描述中描述的内容，而应由所附权利要求确定。