本申请涉及芯片封装,特别是涉及一种芯片结构和压力传感器。
背景技术:
1、压力传感器是一种将压力信号转换为电信号的传感器,其中,微机电系统(micro-electro-mechanical system,mems)压力传感器以其结构简单、响应速度快、灵敏度高等突出优点得到广泛应用。而目前的mems压力传感器芯片通常采用引线键合(金线键合)工艺进行封装,导致器件尺寸增大和封装流程复杂。
技术实现思路
1、基于此,有必要针对现有技术中芯片采用引线键合工艺进行封装导致器件尺寸增大和封装流程复杂的问题提供一种芯片结构和压力传感器。
2、为了实现上述目的,本申请提供了一种芯片结构,包括:
3、器件层,具有相背设置的第一侧和第二侧,所述第一侧的上表层形成有电连接的压敏层及引线层;
4、第一隔离层,位于所述器件层的所述第一侧,并覆盖所述压敏层及所述引线层;
5、导电结构,位于所述器件层的所述第二侧并贯穿所述器件层至与所述引线层电连接,且所述导电结构与所述器件层中除所述引线层外的剩余部分相绝缘,所述导电结构用于将所述引线层引出至所述第二侧外部。
6、在其中一个实施例中,所述第一隔离层包括:
7、第一绝缘层,位于所述器件层的所述第一侧,并覆盖所述压敏层及引线层;其中,所述引线层自所述器件层的上表层贯穿延伸至所述第一绝缘层背离所述器件层的表面;
8、第二绝缘层,位于所述第一绝缘层背离所述器件层的一侧,并覆盖延伸至所述第一绝缘层表面的引线层;
9、其中,所述导电结构贯穿所述器件层、所述第一绝缘层,以与位于所述第一绝缘层表面的引线层电连接。
10、在其中一个实施例中,所述引线层包括:
11、第一引线层,位于所述第一侧的上表层中,且与所述压敏层相邻接;
12、第二引线层,位于所述第一绝缘层的表面,并贯穿所述第一绝缘层至所述第一引线层;
13、其中,所述第二绝缘层覆盖所述第二引线层。
14、在其中一个实施例中,所述压敏层和所述引线层的数量分别为多个,且相邻的两个所述引线层间隔设置及相邻的两个所述压敏层相间隔;
15、其中,所述导电结构的数量对应为多个,每一个所述导电结构分别用于将对应的所述引线层引出至所述器件层第二侧的外部。
16、在其中一个实施例中,所述芯片结构还包括:
17、支撑层,位于所述第一隔离层背离所述器件层的一侧,与所述第一隔离层表面键合。
18、在其中一个实施例中,所述支撑层靠近所述第一隔离层一侧的表面设有凹槽;
19、其中,所述压敏层在所述支撑层的正投影区域位于所述凹槽内。
20、在其中一个实施例中,所述器件层还包括:
21、第二隔离层,位于所述器件层的所述第二侧并贯穿所述器件层;
22、其中,所述导电结构位于所述第二隔离层背离所述器件层的一侧并贯穿所述第二隔离层,以与所述引线层电连接并与所述剩余部分相绝缘。
23、在其中一个实施例中,所述器件层开设有第一通孔,所述第二隔离层填充所述第一通孔并延伸至所述器件层背离所述第一隔离层的表面上;
24、所述导电结构位于所述第二隔离层背离第一隔离层的表面,并贯穿所述第二隔离层至所述引线层。
25、在其中一个实施例中,所述第二隔离层开设有贯穿至所述引线层的第二通孔,所述第二通孔在所述器件层中的正投影处于所述第一通孔在所述器件层中的正投影内部,所述导电结构包括:
26、第一导电体,填充所述第二通孔,以与所述引线层电连接;
27、第二导电体,位于所述第二隔离层背离第一隔离层的表面,并覆盖所述第一导电体。
28、本申请提供一种压力传感器,包括如上所述的芯片结构。
29、上述芯片结构,通过导电结构将芯片结构内部的引线层引出至器件层的第二侧外部,引线层可以经导电结构与外部实现电连接,以引线层内置的形式能够避免芯片封装尺寸增大,大大简化了芯片封装流程,并提升了芯片的抗干扰能力。
1.一种芯片结构,其特征在于,包括:
2.根据权利要求1所述的芯片结构,其特征在于,所述第一隔离层包括:
3.根据权利要求2所述的芯片结构,其特征在于,所述引线层包括:
4.根据权利要求1所述的芯片结构,其特征在于,所述压敏层和所述引线层的数量分别为多个,且相邻的两个所述引线层间隔设置及相邻的两个所述压敏层相间隔;
5.根据权利要求1至4任一项所述的芯片结构,其特征在于,还包括:
6.根据权利要求5所述的芯片结构,其特征在于,所述支撑层靠近所述第一隔离层一侧的表面设有凹槽;
7.根据权利要求1至4任一项所述的芯片结构,其特征在于,所述器件层还包括:
8.根据权利要求7所述的芯片结构,其特征在于,所述器件层开设有第一通孔,所述第二隔离层填充所述第一通孔并延伸至所述器件层背离所述第一隔离层的表面上;
9.根据权利要求8所述的芯片结构,其特征在于,所述第二隔离层开设有贯穿至所述引线层的第二通孔,所述第二通孔在所述器件层中的正投影处于所述第一通孔在所述器件层中的正投影内部,所述导电结构包括:
10.一种压力传感器,其特征在于,包括如权利要求1至9任一项所述的芯片结构。