电磁阀控制电路的制作方法

1.本实用新型涉及电磁阀控制技术领域，尤其涉及一种电磁阀控制电路。


背景技术：

2.电磁阀是控制流体的自动化基础元件，在工业上得到极广泛的应用。通过电磁阀等元件操控设备时，对于实时测控电磁阀自身的安全可靠运行尤为重要；由于电磁阀在工业自动化控制中应用的广泛性，一个系统中通常包含多个电磁阀，这进一步增大了由于电磁阀失控引发事故的可能。由于电磁阀的驱动电路所需的电压要高于所述主控电路所需的电压，当驱动电路出现故障时会导致主控电路被烧坏，无法达到保护主控电路的作用，降低了主控电路的工作可靠性。


技术实现要素：

3.基于此，有必要针对上述问题，提出了一种电磁阀控制电路。
4.一种电磁阀控制电路，包括：
5.主控电路，与隔离电路连接，用于向所述隔离电路输出电压信号；
6.所述隔离电路，与驱动电路连接，用于接收所述电压信号并进行隔离输出给所述驱动电路；
7.所述驱动电路，与电磁阀连接，用于接收隔离后的电压信号，并输出所述电压信号对应的电流信号给所述电磁阀以驱动所述电磁阀动作；及
8.供电电路，与所述主控电路、所述隔离电路和所述驱动电路连接，用于为所述主控电路、所述隔离电路和所述驱动电路供电。
9.在一个实施例中，所述的电磁阀控制电路，还包括：
10.通信电路，与所述主控电路连接，用于将外部设备输出的通讯信号传输给所述主控电路。
11.在一个实施例中，所述主控电路包括：主控芯片；
12.所述隔离电路包括：第一隔离芯片和第二隔离芯片；
13.所述主控芯片的通讯输入端与外部设备连接，所述主控芯片的使能脚与所述第二隔离芯片的第一输入脚连接；所述主控芯片的相位同步控制脚与所述第一隔离芯片的第一输入脚连接；所述主控芯片的输入脚与所述第一隔离芯片的第二输入脚连接；所述主控芯片的时钟脚与所述第一隔离芯片的第三输入脚连接；所述主控芯片的片选脚与所述第一隔离芯片的第四输入脚连接；所述主控芯片的错误状态反馈脚与所述第二隔离芯片的第二输出脚连接；所述主控芯片的输出脚与所述第二隔离芯片的第一输出脚连接；所述主控芯片的复位脚与所述第二隔离芯片的第二输入脚连接；所述第一隔离芯片和第二隔离芯片的输出端与所述驱动电路的输入端连接。
14.在一个实施例中，所述驱动电路包括：驱动芯片、第一二极管、第二二极管、第三二极管、第四二极管、第一电容、第二电容、第三电容、第一电阻、第二电阻、第一mos管、第一保
险丝和第二保险丝；
15.所述驱动芯片的复位脚与所述第二隔离芯片的第四输出脚连接；所述驱动芯片的片选脚与所述第一隔离芯片的第四输出脚连接；所述驱动芯片的时钟脚与所述第一隔离芯片的第三输出脚连接；所述驱动芯片的输入脚与所述第一隔离芯片的第二输出脚连接；所述驱动芯片的输出脚与所述第二隔离芯片的第三输入脚连接；所述驱动芯片的错误状态反馈脚与所述第二隔离芯片的第四输入脚连接；所述驱动芯片的使能脚与所述第二隔离芯片的第三输出脚连接；所述驱动芯片的相位同步控制脚与所述第一隔离芯片的第一输出脚连接；
16.所述驱动芯片的输出端与所述第二电阻的一端连接并接地，所述第二电阻的另一端与所述第三二极管的阴极连接，所述第三二极管的阳极与所述第二二极管的阳极连接，所述第二二极管的阴极与所述第一保险丝的一端、所述第一电阻和所述驱动芯片的低电流信号采样端的一端连接，所述第一保险丝的另一端与所述第一二极管的阳极连接，所述第一二极管的阴极与所述电磁阀的负极连接，所述第一电阻的另一端与所述驱动芯片的高电流信号采样端和所述第一电容的一端连接，所述第一电容的另一端接地；所述第四二极管的阳极接地，阴极与所述第一电阻的另一端连接；所述第二电容的一端与所述驱动芯片的低电流信号采样端连接，所述第二电容的另一端接地；所述第三电容的一端与所述驱动芯片的高电流信号采样端连接，另一端接地；所述第一mos管的栅极与所述第三二极管的阴极连接，所述第一mos管的漏极与所述第二保险丝的一端连接，所述第一mos管的源极接地；所述第二保险丝的另一端与所述第一保险丝和所述第一电阻的连接点连接。
17.在一个实施例中，所述供电电路包括：
18.第一供电电路，输入端与第一电源模块连接，输出端与所述主控电路连接，用于为所述主控电路供电；
19.第二供电电路，输入端与第二电源模块连接，输出端与所述隔离电路和所述驱动电路连接，用于为所述隔离电路和所述驱动电路供电；
20.第三供电电路，输入端与第三电源模块连接，输出端与所述主控电路和所述隔离电路连接，用于为所述主控电路和所述隔离电路供电；
21.第四供电电路，输入端与第四电源模块连接，输出端与所述通信电路连接，用于为所述通信电路供电。
22.在一个实施例中，所述第一供电电路包括：第五二极管、第六二极管和第四电容；
23.所述第五二极管的阴极与所述第一电源模块的负极连接，所述第五二极管的阳极与接地；所述第六二极管的阳极与所述第五二极管的阴极连接，所述第六二极管的阴极与所述主控电路连接；所述第四电容的一端与所述第五二极管的阳极连接，另一端接地。
24.在一个实施例中，所述第二供电电路包括：第一三极管、第七二极管、第八二极管、第二mos管、第三mos管、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第一降压芯片、第二降压芯片和电感；
25.所述第一三极管的一端与所述第二电源模块连接，另一端接地；所述第五电容与所述第一三极管并联；所述第二mos管的漏极与所述第二电源模块连接，源极与所述第七二极管的阴极连接，栅极与所述第七二极管的阳极连接；所述第三mos管的漏极与所述第二mos管的漏极连接，源极与所述第二mos管的源极连接，栅极与所述第二管的栅极连接；所述
第六电容的一端与所述第七二极管的阴极、所述第一降压芯片的电源输入端及所述驱动电路连接，另一端接地；
26.所述第一降压芯片的启动脚与所述第七电容的一端连接，所述第七电容的另一端与所述第八二极管的阴极和电感的一端连接，所述第八二极管的阳极接地，电感的另一端与所述第八电容的一端、所述第二降压芯片的电源输入端及所述驱动电路连接，所述第八电容的另一端接地；
27.所述第九电容的一端与所述第二降压芯片的电源输入端连接，另一端接地；所述第十电容与所述第九电容并联；
28.所述第二降压芯片的输出端与所述驱动电路、所述隔离电路和所述第十一电容的一端连接，所述第十一电容的另一端接地。
29.在一个实施例中，所述第三供电电路包括：第三降压芯片、第四降压芯片、第十三电容、第十四电容和第十五电容；
30.所述第三降压芯片的电源输入端与所述第三电源模块连接，所述第十三电容的一端与所述第三降压芯片的输出端连接，所述第十三电容的另一端接地，所述第十四电容与所述第十三电容并联；所述第四降压芯片的电源输入端与所述第三降压芯片的输出端连接；所述第十五电容的一端与所述第四降压芯片的输出端连接，所述第十五电容的另一端接地；所述第四降压芯片的输出端与所述主控电路和所述隔离电路连接。
31.在一个实施例中，所述第四供电电路包括：第五降压芯片；
32.所述第五降压芯片的电源输入端与所述第四电源模块连接，输出端与所述通信电路连接。
33.在一个实施例中，所述通信电路包括：第六降压芯片、第十六电容、第十七电容、第十八电容、第三电阻、第二三极管和第三三极管；
34.所述第六降压芯片的电源输入端与所述第五降压芯片的输出端连接，所述第六降压芯片的高电平输出端与所述第二三极管的一端和所述第十六电容的一端连接，所述第十六电容的另一端接地，所述第二三极管的另一端与所述第十八电容的一端连接，所述第十八电容的另一端接地；所述第六降压芯片的低电平输出端与所述第三三极管的一端和所述第十七电容的一端连接，所述第十七电容的另一端接地，所述第三三极管的另一端接地；所述第三电阻的两端分别与所述第六降压芯片的高电平输出端和低电平输出端连接。
35.实施本实用新型实施例，将具有如下有益效果：
36.采用了上述隔离电路之后，将主控电路输出的电压信号进行隔离处理后再输出给驱动电路，再由驱动电路输出所述电压信号对应的电流信号来驱动电磁阀动作，避免造成主控电路损坏，达到保护主控电路的作用，保证了主控电路的工作可靠性。
附图说明
37.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
38.其中：
39.图1为一个实施例中电磁阀控制电路的结构框图；
40.图2为另一个实施例中电磁阀控制电路的结构框图；
41.图3为一个实施例中主控电路的电路图；
42.图4为一个实施例中第一隔离芯片的电路图；
43.图5为一个实施例中第二隔离芯片的电路图；
44.图6为一个实施例中驱动电路的电路图；
45.图7为一个实施例中第一供电电路的电路图；
46.图8为一个实施例中第二供电电路的电路图；
47.图9为一个实施例中第三供电电路的电路图；
48.图10为一个实施例中第四供电电路的电路图；
49.图11为一个实施例中电通信电路的电路图；
50.图12为一个实施例中滤波电路的电路图。
具体实施方式
51.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
52.图1为一个实施例中电磁阀控制电路的结构框图。参照图1，电磁阀控制电路，包括：主控电路10、隔离电路20、驱动电路30和供电电路40；其中，所述主控电路10与隔离电路20连接，用于向所述隔离电路20输出电压信号；所述隔离电路20与驱动电路30连接，用于接收所述电压并进行隔离输出给所述驱动电路30；所述驱动电路30与电磁阀连接，用于接收隔离后的电压，并输出所述电压信号对应的电流信号给所述电磁阀以驱动所述电磁阀动作；所述供电电路40与所述主控电路10、所述隔离电路20和所述驱动电路30连接，用于为所述主控电路10、所述隔离电路20和所述驱动电路30供电。采用了上述隔离电路之后，将主控电路输出的电压信号进行隔离处理后再输出给驱动电路，再由驱动电路输出电压信号对应的电流信号来驱动电磁阀动作，避免造成主控电路损坏，达到保护主控电路的作用，保证了主控电路的工作可靠性。
53.在一个实施例中，如图2所示，所述的电磁阀控制电路还包括：通信电路50，所述通信电路50与所述主控电路10连接，用于将外部设备输出的通讯信号传输给所述主控电路10。
54.在一个实施例中，如图3所示，所述主控电路10包括：主控芯片u12；如图4及图5所示，所述隔离电路20包括：第一隔离芯片u19和第二隔离芯片u24；本实施例中，主控芯片u12的型号为stm32f407vet6，第一隔离芯片u19的型号为adum1400crwz，第二隔离芯片u24的型号为adum1402crwz-rl；其中，所述主控芯片u12的通讯输入端与外部设备连接，所述主控芯片u12的使能脚pb5与所述第二隔离芯片u24的第一输入脚via连接；所述主控芯片u12的相位同步控制脚pb6与所述第一隔离芯片u19的第一输入脚via连接；所述主控芯片u12的输入脚pb7与所述第一隔离芯片u19的第二输入脚vib连接；所述主控芯片u12的时钟脚pb8与所述第一隔离芯片u19的第三输入脚vic连接；所述主控芯片u12的片选脚pb9与所述第一隔离
芯片u19的第四输入脚vid连接；所述主控芯片u12的错误状态反馈脚pd5与所述第二隔离芯片u24的第二输出脚vod连接；所述主控芯片u12的输出脚pd6与所述第二隔离芯片u24的第一输出脚voc连接；所述主控芯片u12的复位脚pd7与所述第二隔离芯片u24的第二输入脚vib连接；所述第一隔离芯片u19和第二隔离芯片u24的输出端与所述驱动电路30的输入端连接。所述第一隔离芯片u19和第二隔离芯片u24为数字隔离芯片，能够将其连接的外部电路与内部电路进行隔离，可以有效的保护内部电路的安全。
55.在一个实施例中，如图6所示，所述驱动电路30包括：驱动芯片u5、第一二极管d1、第二二极管d4、第三二极管d5、第四二极管d6、第一电容c7、第二电容c11、第三电容c12、第一电阻r3、第二电阻r8、第一mos管q3、第一保险丝f1和第二保险丝f2；所述驱动芯片u5的型号为tle7242-2g，该芯片可以同时控制四路电磁阀，通过该芯片可以控制每一路电磁阀的驱动电流，驱动电流的改变可以控制电磁阀输出压力的改变；其中，所述驱动芯片u5的复位脚rest_b与所述第二隔离芯片u24的第四输出脚vob连接；所述驱动芯片u5的片选脚cs_b与所述第一隔离芯片u19的第四输出脚vod连接；所述驱动芯片u5的时钟脚sck与所述第一隔离芯片u19的第三输出脚voc连接；所述驱动芯片u5的输入脚si与所述第一隔离芯片u19的第二输出脚vob连接；所述驱动芯片u5的输出脚so与所述第二隔离芯片u24的第三输入脚vic连接；所述驱动芯片u5的错误状态反馈脚fault与所述第二隔离芯片u24的第四输入脚vid连接；所述驱动芯片u5的使能脚enable与所述第二隔离芯片u24的第三输出脚voa连接；所述驱动芯片u5的相位同步控制脚phase_sync与所述第一隔离芯片u19的第一输出脚voa连接；所述驱动芯片u5的输出端与所述第二电阻r8的一端连接并接地，所述第二电阻r8的另一端与所述第三二极管d5的阴极连接，所述第三二极管d5的阳极与所述第二二极管d4的阳极连接，所述第二二极管d4的阴极与所述第一保险丝f1的一端、所述第一电阻r3和所述驱动芯片u5的低电流信号采样端neg0的一端连接，所述第一保险丝f1的另一端与所述第一二极管d1的阳极连接，所述第一二极管d1的阴极与所述电磁阀的负极连接，所述第一电阻r3的另一端与所述驱动芯片u5的高电流信号采样端pos0和所述第一电容c7的一端连接，所述第一电容c7的另一端接地；所述第四二极管d6的阳极接地，阴极与所述第一电阻r3的另一端连接；所述第二电容c11的一端与所述驱动芯片u5的低电流信号采样端neg0连接，所述第二电容c11的另一端接地；所述第三电容c12的一端与所述驱动芯片u5的高电流信号采样端pos0连接，另一端接地；所述第一mos管q3的栅极与所述第三二极管d5的阴极连接，所述第一mos管q3的漏极与所述第二保险丝f2的一端连接，所述第一mos管q3的源极接地；所述第二保险丝f2的另一端与所述第一保险丝f1和所述第一电阻r3的连接点连接。
56.在一个实施例中，所述供电电路40包括：第一供电电路401、第二供电电路402、第三供电电路403和第四供电电路404；其中，所述第一供电电路401的输入端与第一电源模块连接，输出端与所述主控电路10连接，用于为所述主控电路10供电；所述第二供电电路402的输入端与第二电源模块连接，输出端与所述隔离电路20和所述驱动电路30连接，用于为所述隔离电路20和所述驱动电路30供电；所述第三供电电路403的输入端与第三电源模块连接，输出端与所述主控电路10和所述隔离电路20连接，用于为所述主控电路10和所述隔离电路20供电；所述第四供电电路404的输入端与第四电源模块连接，输出端与所述通信电路50连接，用于为所述通信电路50供电。所述第一供电电路401、第二供电电路402、第三供电电路403和第四供电电路404分别与独立的24v电源模块连接，互补干扰及影响，可以保证
在其他部分出现问题时，只有该问题电路故障，其他保持正常。
57.在上述实施例基础上，如图7所示，所述第一供电电路401包括：第五二极管d16、第六二极管d13和第四电容c23；其中，所述第五二极管d16的阴极与所述第一电源模块的负极连接，所述第五二极管d16的阳极与接地；所述第六二极管d13的阳极与所述第五二极管d16的阴极连接，所述第六二极管d13的阴极与所述主控电路10连接；所述第四电容c23的一端与所述第五二极管d16的阳极连接，另一端接地。
58.如图8所示，所述第二供电电路402包括：第一三极管d2、第七二极管d3、第八二极管d75、第二mos管q1、第三mos管q2、第五电容c4、第六电容c6、第七电容c144、第八电容c145、第九电容c1、第十电容c2、第十一电容c3、第一降压芯片u2、第二降压芯片u1和电感l1；其中，所述第一降压芯片u2的型号为tps5430ddar，第二降压芯片u1的型号为ams1117-3.3；所述第一三极管d2的一端与所述第二电源模块连接，另一端接地；所述第五电容c4与所述第一三极管d2并联；所述第二mos管q1的漏极与所述第二电源模块连接，源极与所述第七二极管d3的阴极连接，栅极与所述第七二极管d3的阳极连接；所述第三mos管q2的漏极与所述第二mos管q1的漏极连接，源极与所述第二mos管q1的源极连接，栅极与所述第二mos管q1的栅极连接；所述第六电容c6的一端与所述第七二极管d3的阴极、所述第一降压芯片u2的电源输入端vin及所述驱动电路30连接，另一端接地；所述第一降压芯片u2的启动脚boot与所述第七电容c144的一端连接，所述第七电容c144的另一端与所述第八二极管d75的阴极和电感l1的一端连接，所述第八二极管d75的阳极接地，电感l1的另一端与所述第八电容c145的一端、所述第二降压芯片u1的电源输入端vin及所述驱动电路30连接，所述第八电容c145的另一端接地；所述第九电容c1的一端与所述第二降压芯片u1的电源输入端vin连接，另一端接地；所述第十电容c2与所述第九电容c1并联；所述第二降压芯片u1的输出端vout与所述驱动电路30、所述隔离电路20和所述第十一电容c3的一端连接，所述第十一电容c3的另一端接地。
59.如图9所示，所述第三供电电路403包括：第三降压芯片u3、第四降压芯片u6、第十三电容c27、第十四电容c28和第十五电容c30；其中，所述第三降压芯片u3的型号为b2405s-2wr3，所述第四降压芯片u6的型号为ams1117-3.3；所述第三降压芯片u3的电源输入端与所述第三电源模块连接，所述第十三电容c27的一端与所述第三降压芯片u3的输出端连接，所述第十三电容c27的另一端接地，所述第十四电容c28与所述第十三电容c27并联；所述第四降压芯片u6的电源输入端与所述第三降压芯片u3的输出端连接；所述第十五电容c30的一端与所述第四降压芯片u6的输出端vout连接，所述第十五电容c30的另一端接地；所述第四降压芯片u6的输出端vout与所述主控电路10和所述隔离电路20连接。
60.如图10所示，所述第四供电电路404包括：第五降压芯片u4；所述第五降压芯片u4的型号为b2405s-2wr3；所述第五降压芯片u4的电源输入端vin与所述第四电源模块连接，输出端vo与所述通信电路50连接。
61.在一个实施例中，如图11所示，所述通信电路50包括：第六降压芯片u7、第十六电容c31、第十七电容c33、第十八电容c34、第三电阻r22、第二三极管d17和第三三极管d18；其中，所述第六降压芯片u7的型号为iso1050dubr；所述第六降压芯片u7的电源输入端与所述第五降压芯片u4的输出端vo连接，所述第六降压芯片u7的高电平输出端canh与所述第二三极管d17的一端和所述第十六电容c31的一端连接，所述第十六电容c31的另一端接地，所述
第二三极管d17的另一端与所述第十八电容c34的一端连接，所述第十八电容c34的另一端接地；所述第六降压芯片u7的低电平输出端canl与所述第三三极管d18的一端和所述第十七电容c33的一端连接，所述第十七电容c33的另一端接地，所述第三三极管d18的另一端接地；所述第三电阻r22的两端分别与所述第六降压芯片u7的高电平输出端canh和低电平输出端canl连接。
62.如图12所示，在上述实施例的基础上，本技术还包括用于将所述主控芯片u12所需的电压进行滤波的滤波电路405，所述滤波电路405包括：第十九电容c64、第二十电容c65、第二十一电容c66、第二十二电容c67、第二十三电容c68和第二十四电容c69；其中，所述第十九电容c64的一端与所述第四降压芯片u6的输出端vout连接，另一端接地；所述第二十电容c65、第二十一电容c66、第二十二电容c67、第二十三电容c68和第二十四电容c69均与所述第十九电容c64并联。
63.以上所揭露的仅为本实用新型较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。