管道界面波超声跟踪系统及方法
【专利摘要】本发明的目的是提供一种对界面波即水与工件之间界面产生的回波，也称水层波的跟踪系统及方法，包括PPGA模块、超声发射模块、超声接收模块、AD采样模块、闸门位置控制、闸门宽度控制等组件。超声发射模块是产生高压，向换能器发出高压电信号；超声接收模块是将换能器中的超声信号转换电信号予以接收；AD采样模块是将接收到的电信号采样为数字信号，然后送到FPGA模块进行处理；闸门位置控制是确定采样有效起始位置，闸门宽度控制是确定采样有效起始位置的范围大小。具体实现如下功能：(1)实现对超声探头的激发，回波采样。(2)实现对界面波的跟踪功能。(3)实现对原始超声数据的精简，保留了对工件检测的有效数据。
【专利说明】管道界面波超声跟踪系统及方法
【技术领域】
[0001]本发明属于无损检测【技术领域】，具体涉及一种使用液浸法对管道进行超声检测时的界面波跟踪的方法。
【背景技术】
[0002]管道用于存储或运输石油、天然气等，通常安装于地下或者架空，外部均有包裹层，包裹层物质为水泥、泥土、保湿材料等，因此无法从外部进行检测，需要使用内爬行器带动检测设备进行管道内进行探伤工作。
[0003]对于管道的无损检测方法中最有效的为超声检测，但超声检测需要在探头与工件间添加耦合剂，对于管道检测通道使用自动化超声检测设备，使用水作耦合剂。超声从探头发出，经过水射入工件，再返回水到达探头，并由超声设备接收，从而得到检测结果。
[0004]由于设备、工件的尺寸以及检测过程中的设备与工件的相对运动，水层即探头与工件间的厚度在时刻变化，超声在水中的传输时间也在不断的变化，这就会引起缺陷定位的偏差，从而可能导致错误的判断。
[0005]同时超声采样数据量与采样点数相关，对于采样频率为100MHz、字长Sbit的模拟数字转换器，当超声检测重复频率为2KHz时，每秒的数据量为2KX采样深度。取水层厚度为100mm，工件厚度为10mm，水中声速1480mm/ms，工件中声速5900mm/ms，此时需要的采样时长至少为:2X (100/1480+(10X4)/5900) = 0.1487ms = 14870X 10ns,对于 100MHz、字长8bit的模拟数字转换器，则每1ns采样数据为1B，则每次采样数据量为14870B，每秒数据量为:14870BX2KB约等于29MB，这样大的数据量是数据传输系统、数据存储系统及数据计算分析系统均无法有效及时进行处理的。为了降低数据量只有降低重复频率，但会导致检测速度的下降；再是减小采样深度，但会减少有效数据；三是进行数据压缩，但会增加硬件负担增加误差。而实际上水层中的数据对于检测是无效的，因此如果不采样水中的数据，而是对工件中的数据进行采样，数据只有2KBX 2 X ((10 X 4) /5900) X 1000 X 100 = 2.7MB，数据量下降了一个数量级。
【发明内容】
[0006]本发明的目的是提供一种对界面波即水与工件之间界面产生的回波，也称水层波的跟踪系统及方法，包括PPGA模块、超声发射模块、超声接收模块、AD采样模块、闸门位置控制、闸门宽度控制等组件。超声发射模块是产生高压，向换能器发出高压电信号；超声接收模块是将换能器中的超声信号转换电信号予以接收；AD采样模块是将接收到的电信号采样为数字信号，然后送到FPGA模块进行处理；闸门位置控制是确定采样有效起始位置，闸门宽度控制是确定采样有效起始位置的范围大小。具体技术方案如下:
[0007]一种管道界面波超声跟踪系统，其特征在于:包括超声发射模块、超声接收模块、AD采样模块及换能器，所述的超声发射模块与换能器相连，换能器与超声接收模块相连，超声接收模块再与AD采样模块相连；FPGA模块与超声发射模块相连，并与闸门位置控制和闸门宽度控制相连。
[0008]上述管道界面波超声跟踪系统的具体跟踪方法，包括步骤如下:
[0009]步骤1:FPGA模块以设定的重复频率(100-20KHZ，需要依据实际需求设定)向超声发射模块发送激励信号，超声发射模块驱动换能器产生超声波信号，超声波信号经耦合剂到达被测工件，一部分超声波被工件内壁反射回去，形成水层和工件的界面波，一部分超声波进入工件内部，经工件外壁反射，形成工件外壁的一次回波；
[0010]步骤2:界面波与工件外壁的一次回波依次在换能器上产生电压信号，经过超声接收模块进行信号放大，FPGA模块控制AD采样模块将放大后的信号采样转换为数字信号；
[0011]步骤3 =FPGA模块从闸门位置控制得到闸门位置，FPGA模块开始在闸门宽度控制范围内检测第一个满足触发门高的上升沿，该上升沿即为界面波。
[0012]步骤4:在确定第一个满足触发门高的上升沿为界面波后，FPGA模块从界面波前1μ S处开始记录数据，数据长度为20 μ S，若FPGA模块在闸门宽度控制范围内无满足门高的触发沿，则FPGA模块从闸门位置和闸门宽度之和处开始记录20 μ s数据；FPGA模块将未用到的数据舍弃，保留20μ s时间窗口的数据；模拟数字转换器以100MHz/8Bit采样计算，20 μ s时间窗口内的总数据量为2MB/s。
[0013]由上述技术特征，本发明还具有如下非常独特的优点:
[0014]a)对界面波的跟踪可以舍弃大量无效数据，大大降低检测系统处理的数据量。从而降低对软件和硬件的要求。
[0015]b) FPGA模块记录的是界面波和工件外壁的回波的原始数据，可以实现对工件缺陷的精确测量。
[0016]c)对界面波的跟踪可以提高检测的重复频率，从而提高对工件的检测速度。
[0017]具体实现如下功能:
[0018](I)实现对超声探头的激发，回波采样。
[0019](2)实现对界面波的跟踪功能，能够提取从界面波到工件外壁回波的超声数据。
[0020](3)实现对原始超声数据的精简，舍弃了无效的水层中的数据，保留了对工件检测的有效数据。
【专利附图】
【附图说明】
[0021]图1为本发明具体实施例的硬件连接关系图；
[0022]图2为本发明具体实施例中界面波查找与数据传输的流程图。
【具体实施方式】
[0023]下面结合附图对本发明做进一步描述。
[0024]本发明的目的是跟踪界面波，提取从界面波到工件外壁回波的超声数据，降低检测系统的有效数据量。本发明的实现是基于FPGA模块的超声检测系统，由FPGA模块控制换能器的发射与接收，同时对接收到的数据AD采样转换为数字信号，根据闸门位置检测界面波，对界面波到工件外壁回波的数据提取。
[0025]如图1所示，主要硬件设备连接关系如下:
[0026]超声发射模块与换能器相连，换能器与超声接收模块相连，超声接收模块再与AD采样模块相连；FPGA模块与超声发射模块相连，并与闸门位置控制和闸门宽度控制相连。
[0027]界面波跟踪方法，步骤如下:
[0028]步骤1:FPGA模块以设定的频率向超声发射模块发送激励信号，超声发射模块驱动换能器产生超声波信号，超声波信号经稱合水到达被测工件，一部分超声波被工件内壁反射回去，形成水层和工件的界面波，一部分超声波进入工件内部，经工件外壁反射，形成工件外壁的一次回波。
[0029]步骤2:界面波与工件外壁的一次回波依次在换能器上产生电压信号，经过超声接收模块进行信号放大，FPGA模块控制AD采样模块将放大后的信号采样转换为数字信号。
[0030]步骤3:界面波查找:FPGA模块从闸门位置控制得到闸门位置，FPGA模块开始在闸门宽度控制范围内检测第一个满足触发门高的上升沿，该上升沿即为界面波。
[0031]步骤4:数据记录及数据传输:FPGA模块从界面波前I μ s处开始记录数据，数据长度为20μ S。若FPGA模块在闸门宽度控制范围内无满足门高的触发沿，则FPGA模块从闸门位置和闸门宽度之和处开始记录20 μ s数据。FPGA模块将未用到的数据舍弃，保留20 μ s时间窗口的数据。模拟数字转换器以100MHz/8Bit采样计算，以2KHz的重复频率为例，则20 μ s时间窗口内的总数据量为2MB/s，如图2所示。
[0032]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。
【权利要求】
1.一种管道界面波超声跟踪系统，其特征在于:包括超声发射模块、超声接收模块、AD采样模块及换能器，所述的超声发射模块与换能器相连，换能器与超声接收模块相连，超声接收模块再与AD采样模块相连；FPGA模块与超声发射模块相连，并与闸门位置控制和闸门宽度控制相连。
2.一种管道界面波超声跟踪方法，包括步骤如下: 步骤1:FPGA模块以100-20KHZ频率向超声发射模块发送激励信号，超声发射模块驱动换能器产生超声波信号，超声波信号经耦合剂到达被测工件，一部分超声波被工件内壁反射回去，形成水层和工件的界面波，一部分超声波进入工件内部，经工件外壁反射，形成工件外壁的一次回波； 步骤2:界面波与工件外壁的一次回波依次在换能器上产生电压信号，经过超声接收模块进行信号放大，FPGA模块控制AD采样模块将放大后的信号采样转换为数字信号； 步骤3:FPGA模块从闸门位置控制得到闸门位置，FPGA模块开始在闸门宽度控制范围内检测第一个满足触发门高的上升沿，该上升沿即为界面波。
3.根据权利要求2所述的管道界面波超声跟踪方法，其特征在于:在步骤3确定第一个满足触发门高的上升沿为界面波后，FPGA模块从界面波前I μ s处开始记录数据，数据长度为20 μ S，若FPGA模块在闸门宽度控制范围内无满足门高的触发沿，则FPGA模块从闸门位置和闸门宽度之和处开始记录20 μ s数据；FPGA模块将未用到的数据舍弃，保留20 μ s时间窗口的数据；模拟数字转换器以10011取/88^采样计算，2(^8时间窗口内的总数据量为 2MB/s。
【文档编号】F17D5/06GK104237377SQ201410513431
【公开日】2014年12月24日 申请日期:2014年9月29日 优先权日:2014年9月29日
【发明者】宋伟, 卢丽芳, 王虎 申请人:南通友联数码技术开发有限公司