专利名称：频率测量电路的制作方法
技术领域：
本发明涉及一种频率测量电路，它能够通过对指定周期内输入信号的波数进行计数来测量输入信号的频率，更具体地说，本发明涉及一种频率测量精度比传统电路更高的频率测量电路。本发明的频率测量电路适用于安装在半导体集成电路装置等中的时间常数调节电路。
例如，在本申请人于1998年8月6日提交的、题为“滤波器特性的调节方法及装置”的日本特许公报No.H10-222198中，公开了一种时间常数调节装置，它可作为用于调节滤波器特征频率的滤波器特性调节装置。这种时间常数调节装置、例如、把含有宽频带信号的阶跃信号输入滤波器，使滤波器可以输出与滤波器的特征频率相对应的输出信号，测量输出信号的频率，并且提供控制信号给滤波器，使得所得的频率可以是所需的特征频率。通常，通过在指定周期内对输出信号的参考时钟的波数进行计数来测量频率。
如上所述的这种时间常数调节装置的调节精度明显受到频率测量电路的精度、装置的组成元件的影响。如上所述，当输入阶跃信号以测量输出信号的频率时，由于输出信号的波形在短时间内衰减，因此需要在短时间内对参考时钟的波数进行计数。另外，由于其它电路的要求，参考时钟的频率无法很自由地设置。
图11是传统频率测量电路的结构图。图12表示该电路的工作波形图。图11所示的频率测量电路是一种测量输入信号Cin的频率的电路，它利用周期比输入信号Cin短的参考时钟Cb和已知频率来测量输入信号Cin的周期。频率测量电路包括选择信号发生器电路1，它在输入信号Cin被输入时、对输入信号Cin的预定脉冲数(或波数)计数，并且在计数期间产生选择信号SEL；选择电路2，它在选择信号SEL为H(高)电平时、允许参考时钟Cb通过；参考时钟波数测量电路3，它对所提供的参考时钟Cb的脉冲数(或波数)进行计数。而且，还将复位信号Rst提供给选择信号发生器电路1和参考时钟波数测量电路3，后两者都具有波数测量功能。
如图12所示，当要测量的输入信号Cin的周期由tm表示、而参考时钟Cb的周期由tB表示时，通过在输入信号Cin的M个周期的时段内对参考时钟Cb计数，可以测量输入信号Cin的周期，进一步可得到输入信号Cin的频率fm。如图12中工作波形图所示，通过在第一时间提供具有L(低)电平的复位信号Rst，将选择信号发生器电路1和参考时钟波数测量电路3复位。而且，在对应于从t0到tM的时间的输入信号Cin的M个周期中，选择信号SEL保持在H电平，参考时钟Cb提供给参考时钟波数测量电路3。例如，参考时钟波数测量电路3对那段时间内参考时钟Cb的上升沿数目进行计数，并将最终的计数值作为频率测量结果OUT输出。
通常，很少有输入信号Cin的相位与参考时钟Cb的相位完全一致的情况。因此，在从输入信号Cin的上升沿(t0)到第M个上升沿(tM)的时段内，通过对参考时钟Cb的上升沿(或下降沿，或上升沿和下降沿)的数目计数，参考时钟波数测量电路3可以以令人满意的精度统计出参考时钟Cb的波数N。计数周期可以是从上升沿到上升沿，或者是从下降沿到下降沿。
但是，若决定波数测量电路1和3的工作周期的输入信号的边沿和参考时钟的边沿在测量开始或测量结束时重合，在参考时钟波数测量电路3所作的测量中会发生错误。换句话说，如图12所示，在波数计数开始的时间t0和波数计数结束的时间tM，输入信号Cin的相位可能与参考时钟Cb的相位重合。在这种最坏的情况下，参考时钟波数测量电路3中的波数测量电路会在时间t0和tM时错误地对参考时钟Cb的上升沿计数。这种可能性是由例如以下两种情况引起的(1)在t0和tM时，电路都不对参考时钟Cb的上升沿计数；以及(2)在t0和tM时，电路都对参考时钟Cb的上升沿计数。在情况(1)中，总计数为N-1，在情况(2)中，总计数为N+1。这里，当在t0或tM中任何一个时间对参考时钟的上升沿计数时，由于计数的结果和正常计数值相同，因此不存在问题。
在正常情况下，当参考时钟的频率为fB时，如果对于输入信号Cin的测量波数M，由参考时钟波数测量电路3测得的参考时钟的波数的计数为N，那么输入信号的频率fm可以为fm＝(M/N)·fB (1)另一方面，当两者相位重合时，如果对于输入信号的测量波数M，计得的参考时钟波数为N±1，那么输入信号的频率fm为fm＝[M/(N±1)]·fB (2)因此，测量误差如以下等式所示Δf=MN±1fB-MNfB=+_MN(N±1)fB...(3)]]>在传统的实例中，为了提高测量频率的精度，根据等式(3)，可以考虑，通过增加测量的波数M或者增加由波数测量电路3计数的参考时钟Cb的频率fB，从而提高计得的波数N。但是，如果测量的波数M增加，则测量时间也变长。
如上所述，在将阶跃信号输入滤波器、并且测量滤波器输出的输出波形的频率的情况下，由于输出信号会在短期内衰减，因此测量时间最好不要延长。此外，当参考时钟提高时，电流消耗也增加，而且，因为在许多情况下由于使用半导体集成电路而无法随意地设定参考时钟，所以参考时钟不能欠考虑地设置得很高。
因此，本发明的一个目的是提供一种频率测量电路，该电路即使在测量时间很短时也能提高测量频率的精度。
本发明的另一个目的是提供一种频率测量电路，它使测量频率的精度能提高，而不需要增大参考时钟的频率。
为了达到上述目的，本发明的第二方面提供了一种用于测量输入信号频率的频率测量电路，它包括第一频率测量单元，用于在具有输入信号的预定波数的第一计数周期内对参考时钟计数；第二频率测量单元，用于在具有所述输入信号的预定波数的第二计数周期内对参考时钟计数；加法器，用于把第一和第二频率测量单元的计数相加，其中，所述第一与第二计数周期相互移位而交叠。
关于第一和第二频率测量单元，如有必要，可以采用三个或三个以上的单元。在该情况下，最好使各个计数周期也相互移位。
为了达到上述目的，本发明的第三方面提供了一种用于测量输入信号频率的频率测量电路，它包括用于在具有预定的输入信号波数的计数周期中对参考时钟计数的频率测量单元，其中，频率测量单元为在计数周期开始和结束时的计数分配比其他时间小的加权值，从而对参考时钟计数。
在本发明的第三方面的情况中，无须设置多个频率测量单元就可进行高精度的频率测量。
图2表示根据第一实施例的频率测量电路的结构。
图3是根据第一实施例的频率测量电路的工作波形图。
图4是表示在输入信号周期与参考时钟周期之比为7∶3的情况下的实例的工作波形图。
图5是表示在输入信号周期与参考时钟周期之比为3∶1的情况下的实例的工作波形图。
图6表示根据第二实施例的频率测量电路的结构。
图7是根据第二实施例的频率测量电路的工作波形图。
图8表示加权分配波数测量电路的结构。
图9表示作为频率测量电路的一个应用实例的滤波器特性调节电路的结构。
图10是图9所示滤波器特性调节电路的工作波形图。
图11表示传统频率测量电路的结构。
图12是传统频率测量电路的工作波形图。
图1表示实施例的原理。根据图1所示的原理，频率测量电路具有多个频率测量单元10、20、...、K0。如传统实例一样，频率测量单元10把输入信号Cin输入到具有波数测量功能的选择信号发生器11中，并产生选择信号SEL1，选择信号SEL1使选择电路12在指定波数(＝M)期间处于通过状态。而且，参考时钟波数测量电路13对通过选择电路12的参考时钟Cb的波数进行计数。另一频率测量单元具有与此单元相同的结构。但是，各频率测量单元的计数周期被移位且部分交叠。因此，各单元的计数开始和计数结束的时间不一致。
这里，如果在计数周期内测量的波数为M，选择信号发生器电路11与输入信号Cin的上升沿或下降沿同步，或者与输入信号的上升沿和下降沿都同步，并且在要对这些边沿数目M计数的周期内、使选择信号为H电平。因此，参考时钟波数测量电路13在输入信号的波数为M的周期中，对参考时钟Cb计数。此波数测量电路13对参考时钟Cb的上升沿或下降沿计数，或者对上升沿和下降沿都计数。总之，选择信号发生器电路11与输入信号Cin的周期tm同步地工作，参考时钟波数测量电路13与参考时钟Cb的周期tB同步地工作。在该情况下，各个频率测量单元10、20和K0所测得的频率fm由下式表达fm＝(M/N)fB (4)，其中参考时钟Cb的频率为fB。
在此实施例中，使配置包括多个频率测量单元，各测量单元开始测量的时间按输入信号Cin的一个周期tm(或多个周期)移位。其中，若选择信号发生器电路11的工作周期和参考时钟波数测量电路13的工作周期(tm，tB)是除不尽的关系，则第一频率测量电路10中输入信号Cin(频率为fm)和参考时钟Cb(频率为fB)之间的相位关系与第二频率测量单元20中输入信号Cin(频率为fm)和参考时钟Cb(频率为fB)之间的相位关系相互错开。因此，如果在第一频率测量单元10中、在测量开始和测量结束时、输入信号Cin的边沿定时和参考时钟Cb的边沿定时一致，那么在第二频率测量单元20中这些边沿定时无法一致。
因此，若在所有多个(＝K)频率测量单元上，输入信号Cin(频率为fm)和参考时钟Cb(频率为fB)之间的相位关系不一致，即使相位在某一单元中一致，在其它K-1个单元中相位也不一致。总之，在K-1单元中不会产生对参考时钟的错误计数。如图1所示，各单元的计数在计算元件14中相加在一起，根据总计数值来测量输入信号的频率。上述情况中频率测量的误差如下表示Δf=KM(K-1)N+(N±1)fB-KMKNfB]]>=+_KMKN(KN±1)fB]]>=+_MN(KN±1)fB...(5)]]>换句话说，当比较上述表达式(3)和(5)时，可以理解，在此实施例中，频率测量的误差被减小到传统方法的情况的(N+1)/(KN+1)倍。
图2表示第一实施例中频率测量电路的结构。图3表示电路的工作波形图。这是在说明原理的图1中频率测量单元的数目为k＝2的实例。另外，在计数周期内波数为M，所有的选择信号发生器电路11和21，参考时钟波数测量电路13和23都与输入信号的上升沿同步地工作。换句话说，在从输入信号Cin的上升沿一直到第M个上升沿期间，选择信号会保持在H电平。而且，参考时钟Cb的上升沿数目会被当作波数来计数。
如图3所示，在此实施例中，输入信号Cin的周期tm与参考时钟Cb的周期tB之间的关系为tm∶tB＝3.5∶1。因此，在图3中所示的时间t0、t2、t4...(在偶数波形时)，输入信号Cin的相位(上升沿，0°)与参考时钟Cb的相位一致。但是，在图3中的时间t1、t3、t5...(在奇数波形时)，输入信号Cin的相位与参考时钟Cb的相位不一致。
把第一复位信号Rst1给第一频率测量单元10的选择信号发生器电路11和参考时钟波数测量电路13。而且，还会把第一复位信号Rst1给第二频率测量单元20的参考时钟波数测量电路23。选择信号发生器电路11响应复位信号Rst1而对从下一输入信号Cin的上升沿(t0)开始的M个上升沿计数，并且在一直到tM的时段内产生H电平的选择信号SEL1。选择电路12响应选择信号SEL1而允许参考时钟Cb通过，并将此参考时钟Cb提供给参考时钟波数测量电路13。
其计数已经复位的参考时钟波数测量电路13响应第一复位信号Rst1，开始对参考时钟Cb的上升沿的数目(波数)计数。
另一方面，选择信号发生器电路11响应第一复位信号Rst1，产生第二复位信号Rst2，与输入信号Cin的下一个上升沿(t0)同步。电路响应第二复位信号Rst2，从下一个输入信号Cin的上升沿(t1)开始对M个上升沿计数，并且在一直到tM+1时刻的时段内产生H电平的选择信号SEL2。第二频率测量单元中的参考时钟波数测量电路23响应此选择信号SEL2，对参考时钟Cb的上升沿计数。
然后，加法器14把单元10和单元20的计数相加，相加后的计数作为频率测量结果OUT输出。将总计数除以2M再求倒数，可以得到输入信号Cin的频率。
现在，在第一频率测量单元10中，输入信号Cin的相位和参考时钟Cb的相位在计数开始时t0和计数结束时tM一致，而且，在两个上升沿的定时也一致。因此，在参考时钟的波数测量开始和结束时可能发生计数错误。总之，在输入信号的M个周期内存在两种情况，即计数值为N，或者是N±1。
反之，在第二频率测量单元20中，计数周期与第一单元的计数周期之间偏移了输入信号的一个周期。因此，如果输入信号和参考时钟的周期或频率是除不尽的关系，输入信号的上升沿决不会在第二单元20的计数周期的开始点t1和结束点tM+1与参考时钟的上升沿一致。因此，在第二频率测量单元20中，不可能出现计数错误，在输入信号的M个周期内参考时钟波数的计数值为N。
如图3所示，第一和第二频率测量单元所得的计数值相加后的总计数值为2N、2N-1或2N+1中任何一个。因此，由于存在着计数值变成错误的计数值2N±1而不是正确的计数值2N的情况，频率测量的误差Δf如下式所示Δf=2MN+N±1fB-2M2NfB]]>=+_2M2N(2N±1)fB]]>=+_MN(2N±1)fB...(6)]]>总之，可以理解，频率测量误差变为传统实例的(N+1)/(2N+1)倍。
在上述实施例中，从表达式(5)和(6)中可清楚地理解，通过增加频率测量单元的个数，表达式(5)中的K值将增大，频率测量误差也会变小。但是，由于简单地增加频率测量单元的个数只会导致集成电路的规模增大，这种方法并不可取。因此，下面将介绍能得到最小频率测量误差的最小规模的频率测量电路。
图4是表示在输入信号与参考时钟的周期之比为7∶3的情况下的工作波形图。当输入信号Cin与参考时钟Cb的周期之比为tm∶tB＝7∶3时，如图4所示，如果两个时钟的上升沿在时间t0重合，则上升沿在输入信号的3个周期后的时间t3必定再次重合。在时间t3之后，将简单地重复这种输入信号的3个周期的关系。
在这种情况下，通过这样设置计数周期，例如T1为时间t0到t3，T2为延迟了一个周期的时间t1到t4，T3又延迟了一个周期而从时间t2开始，这可以使误差最小化。换句话说，即使在计数周期T1可能发生计数错误，在计数周期T2和T3内也不可能发生计数错误。在从时间t3开始的计数周期T4中，又有可能出现计数错误。
因此，从上述表达式(5)中给出的K值可以理解，当将三个频率测量单元的计数周期设为T1、T2、T3时，测量误差会比将两个频率测量单元的计数周期设为T1、T2时的误差小。但是，如果增加一个计数周期为T4的频率测量单元，计数错误可能在两个单元中产生，因此导致了与具有两个频率测量单元的情况相同的测量误差。
也就是说，在图4中的tm∶tB＝7∶3的情况下，通过设置至少三个频率测量单元，可使测量误差最小。换句话说，在具有3N(N表示正整数)个单元的频率测量单元的情况下，可以保持这种最小测量误差。然而，由于将频率测量单元的数目增加到6个或9个只会引起功耗增加以及电路规模增大，因此这种方法并不可取。
因此，若输入信号的周期为tm而参考时钟的周期为tB，为了得到最小测量误差或最大测量精度，需要将频率测量单元至少按照tm和tB的最小公倍数除以tm所得的商设置。或者，当单元的个数按照tm和tB的最小公倍数除以tm所得的商的整数倍来设置时，也可以维持最小误差。
因此，根据适用于此实施例中的频率测量电路的输入信号和参考时钟的周期，最好这样设置频率测量单元的数目，以便能达到如上所述的最小误差。
图5是表示输入信号与参考时钟的周期之比为3∶1的实例的工作波形图。当输入信号Cin与参考时钟Cb的周期之比为tm∶tB＝3∶1时，由于周期是可除尽的关系，如图5所示，当这两个时钟的上升沿在时间t0处重合时，输入信号的每个上升沿必定与参考时钟的上升沿重合。因此，即使计数周期从t0变化到t1和从t1变化到t2，在任何测量单元中都可能发生计数错误。
因此，在图5所示的这种实例中，利用输入信号Cin的上升沿和下降沿产生选择信号。总之，第一测量单元中的选择信号发生器电路在从时间t0到t1的第一计数周期T1内产生H电平的选择信号。而且，第二测量单元中的选择信号发生器电路在从时间t0.5到t1.5的第二计数周期T2内产生H电平的选择信号。也就是说，通过将输入信号Cin的周期设置为tm/2，新设置的周期tm/2和参考时钟的周期tB是不可除尽的关系，tm∶tB＝1.5∶1。因此，在时间t0.5处，参考时钟的上升沿决不会与输入信号的上升沿重合。
如上所述，当输入信号和参考时钟处于图5所示的关系时，通过利用输入信号的两个边沿，这两个时钟周期可以变成除不尽的关系，所以能得到一种采用多个计数周期的具有较小误差的频率测量电路。
另外，在图4所示的情况中，参考时钟波数测量电路13和23还能对参考时钟Cb的上升沿和下降沿计数。原因是，和图3所示情况不同，参考时钟的下降沿在时间t1和t2处与输入信号的上升沿不一致。当对参考时钟的上升沿和下降沿都计数时，在相同的计数周期内计数可增加一倍，使得误差更小。
在利用输入信号或参考时钟的两种边沿的情况下，确定的周期tm、tB可以用半周期来代替。因此，在图5所示的情况中，从输入信号的半周期tm和参考时钟的半周期tB之间的关系，可以指定变成最小精度的情况下的测量单元数量。
图6表示第二实施例中的频率测量电路的结构。在第二实施例中，并未如第一实施例一样、为电路设置多个频率测量单元，而是电路仅有单个频率测量单元。而且，由于此单元在计数周期开始时和计数周期结束时分配给计数与其它时间相比更小的加权值，因此实质上可以得到与在多个移位的计数周期中对参考时钟波数计数的情况相同的结果。
在图6所示的频率测量电路中，设置了输入信号波数测量电路16，它被提供输入信号Cin并且测量输入信号的波数。输入信号波数测量电路16响应复位信号Rst而计算输入信号Cin的波数，并输出其计数值作为波数测量结果信号S16。选择信号发生器17响应波数测量结果信号S16而在从计数1到指定计数(如M+1)的时间内使选择信号SEL为H电平。当选择信号SEL保持在H电平时，选择电路12允许参考时钟Cb通过，并提供其参考时钟给加权分配波数测量电路15。
加权分配波数测量电路15根据波数测量结果信号S16、按照加权值来对参考时钟的波数计数。这样设置加权值，使得计数开始和结束时的加权值小于其它时间的加权值。
图7表示第二实施例的频率测量电路的工作波形图。这也是在输入信号Cin的上升沿以外，输入信号的上升沿与参考时钟Cb的上升沿在时间t0、t1、t4...重合的实例。计数周期为从时间t0到时间tM+1的M+1个周期的时间。
如上所述，输入信号波数测量电路16响应复位信号Rst而开始对输入信号Cin的波数进行计数。因此，计数值S16增加，例如在时间t0，计数值S16变为“1”，在时间t1，计数值S16变为“2”，等等。当选择信号SEL变为H电平时，从时间t0开始给加权分配波数测量电路15提供参考时钟Cb。
加权分配波数测量电路15根据波数测量结果信号(计数值)S16，改变计数的加权值。如图7所示，在时间t0的周期中，电路以加权值1进行计数，从时间t1的周期到时间tM的周期，电路以加权值2进行计数，此外，在时间tM+1的周期中，电路又以加权值1进行计数。结果，加权分配波数测量电路15将计得当在从时间t0到时间tM的计数周期内参考时钟波数的计数值与从时间t1到时间tM+1的计数周期内参考时钟波数的计数值相加时得出的总值。总之，计数结果和图2所示的第一实施例中得到的结果相同。
图8表示一种加权分配波数测量电路的结构。图8所示的加权分配波数测量电路15具有加法器100，与参考时钟Cb同步、并可保存加法器的输出的计数寄存器102，以及提供加权分配值S104给加法器100的输入端之一的加权分配值发生器电路104。计数寄存器102的输出OUT提供给加法器100的另一输入端。加权分配值发生器电路104根据所提供的波数测量结果信号S16而产生加权分配值S104。如图7所示，对于加权值来说，例如，当计数周期开始时，加权值设为最小值1，在此时间之后，当波数测量结果信号S16在2到M之间时，加权值设为2，这样在计数周期的最后一个周期，加权值为最小值1。或者，可以这样设定加权值，使得加权值为1、2、3、3、...、3、2和1。在这种情况中，可以得到如图1中K＝3时的相同结果。
图8所示的加权分配波数测量电路和参考时钟Cb同步，并且加法器100将加权值S104和寄存在计数寄存器102中的计数值相加。相加值保存在计数寄存器102中。
如图7所示，在第二实施例中，即使输入信号的上升沿在时间t0或tM与参考时钟的上升沿重合，在时间t0处也会发生计数错误，计数误差变为-1，而且，在时间tM处加权值变为2或1，计数误差可能变为+1，因此，所得的计数值变为2N、2N-1或2N+1中任何一个。因此，误差精度与上述表达式(6)中给出的相同。
现在，已经介绍了在第一实施例中，通过采用将输入信号和参考时钟的周期的最小公倍数除以输入信号的周期所得的商作为频率测量单元的个数，可以将误差减到最小。在第二实施例中，通过改变加权值，可以实质上改变图1所示的频率测量单元的数量。例如，根据外部设定信号S105，把加权值设置成(1)1、2、2...2、1；(2)1、2、3、3...3、2、1；或者(3)1、2、3...L、L...L...3、2、1可以得到与设置了K＝2、K＝3或K＝L个频率测量单元的情况相同的测量结果。因此，如果可从外部设定加权值，就能实现通用频率测量电路。
因此，对于输入信号的周期tm和参考时钟的周期tB，用于得到最大精度的加权值必须包括至少相当于tm和tB的最小公倍数除以tm所得的商的类型。总之，将上述L值设定为tm和tB的最小公倍数除以tm所得的商，可以得到令人满意的结果。
上述的加权值不一定为正数。它可以是负数，在这种情况下，其绝对值在计数开始和结束时变为最小值，只要求加权值逐渐地增大或减小。
图9表示作为频率测量单元另一应用示例的滤波器特性调节电路的结构。图10是调节电路的工作波形图。在此示例中，测量由半导体集成电路制成的滤波器装置110的特征频率，并且使频率调节成为可能。在图10中，控制装置115产生特征频率控制信号S115A、选择器控制信号S115B、阶跃控制信号S115C和测量控制信号S115D。在调节过程中，阶跃信号发生器装置112产生如图10所示的阶跃信号S112，并且将所产生的阶跃信号S112通过选择电路113提供给滤波器装置110。阶跃信号S112包括宽频带的信号。因此，频率与滤波器装置110的特征频率相对应的信号将作为滤波器装置的输出信号而输出。如果滤波器装置为带通滤波器，特征频率为其通带的中心频率。通过滤波器装置110的响应输出波形是如图10所示、在短时间内衰减的信号。
在此实施例中，响应波形周期测量装置114对应于频率测量装置。响应波形频率测量装置114具有比较器，可比较响应输出波形和测量基准电平Vref，并产生如图10所示的脉冲信号PULS。在此实施例中，提供此脉冲信号PULS作为频率测量装置的输入信号。而且，通过对短时间内的参考时钟计数，可以测量此脉冲信号的频率(周期)。
响应波形周期测量装置114将测量结果S114提供给控制装置115，控制装置115根据测量结果将特征频率控制信号S115A提供给滤波器装置110，从而调节特征频率。当调节结束时，去除与工作环境相关的处理分散或特征频率分散。在去除后，选择器装置113切换到输入信号一侧，提供蜂窝电话等的接收信号IN给滤波器装置110，得到滤波器装置110的输出信号。上述应用示例只是一个例子而已。
根据上述实施例，本实施例可以如下地概括。
本发明的保护范围不限于上述实施例，而其涵盖范围延伸到权利要求书中定义的本发明及其等效物。
工业应用如上所述，本发明使频率测量装置能把测量误差减至最小(提高测量精度)而无须延长测量时间。而且，本发明可使频率测量装置提高测量频率的精度，而无须增加参考时钟的频率。
权利要求
1.一种用于测量输入信号的频率的频率测量电路，它包括第一频率测量单元，用于在具有所述输入信号的预定波数的第一计数周期内对参考时钟计数；第二频率测量单元，用于在具有所述输入信号的预定波数的第二计数周期内对所述参考时钟计数；以及加法器，用于把所述第一和第二频率测量单元的计数值相加，其中，所述第一和第二计数周期移位成相互交叠。
2.如权利要求1所述的频率测量电路，其特征在于，所述第一和第二频率测量单元均包括选择信号发生器电路，用于对所述输入信号的预定波数进行计数，并且在所述计数周期内产生选择信号；选择电路，用于响应所述选择信号而允许提供所述参考时钟；以及参考时钟频率测量电路，用于对所述选择电路提供的所述参考时钟进行计数。
3.如权利要求1所述的频率测量电路，其特征在于，所述频率测量单元的数目至少等于tm和tB的最小公倍数除以tm所得的商，其中tm为所述输入信号的周期，tB为所述参考时钟的周期。
4.如权利要求1或3所述的频率测量电路，其特征在于所述输入信号为时钟信号，以及所述计数周期分别从所述输入时钟信号的上升沿或下降沿开始，并且在所述输入信号的上升沿或下降沿终止。
5.如权利要求4所述的频率测量电路，其特征在于所述输入信号的预定波数是所述输入时钟信号的所述上升沿的数目、所述下降沿的数目或者所述上升沿和下降沿的数目。
6.一种用于测量输入信号的频率的频率测量电路，它包括用于在具有所述输入信号的预定波数的计数周期内对参考时钟计数的频率测量单元，其中，所述频率测量单元通过在所述计数周期开始时和结束时、给所述计数分配比其它时间要小的加权值来对所述参考时钟计数。
全文摘要
提供了对参考时钟(Cb)进行计数的频率测量单元(10,21,K0)。频率测量单元在相互移位的周期内对参考时钟进行计数。设置加法器(14)来把频率测量单元的计数相加。通过把在移位的周期内测得的计数值这样相加,高精度的频率测量是可能的,而且不需要延长总的测量时间。
文档编号G01R23/10GK1379929SQ00814401
公开日2002年11月13日 申请日期2000年8月18日 优先权日1999年10月21日
发明者大石和明, 石田秀树 申请人:富士通株式会社