专利名称：模块测试设备的制作方法
技术领域：
本发明涉及用于测试所要评估的模块(在下文中，称作“模块”)的模块测试设备。该模块是具有针对预定目的特征的电路设备，例如RF(射频)模块，包括传感器及其辅助电路的传感器模块，或者用于前向探测的雷达模块，或者其它合适的电路设备。
背景技术：
将参考图6描述公知的模块测试设备。图6示出了用于测试便携式电话的RF模块的模块测试设备40的结构。
RF模块42在RF频带中进行信号处理。例如，RF模块42是响应数字控制信号来控制的频率合成器或可变增益放大器(在下文中，称作“受控组件”)。当将RF模块42安装在便携式电话中时，从便携式电话的控制电路输出提供到受控组件的控制信号。
模块测试设备40包括模块测试器44和模块控制电路46。模块测试设备40实现了当RF模块42处于开发阶段时虚拟实现的RF模块42的操作，以便可以执行RF模块的操作测试。例如，将模块控制电路46同测试衬底48上的RF模块42安装在一起。设置于测试衬底48上的印刷电路图使RF模块42和模块控制电路46电连接。
模块测试器44将例如RF接收信号或IQ传输信号(正交信号)的测试信号提供给RF模块42，在其中将诸如频率转换处理或RF信号与IQ信号之间的放大处理的预定处理施加于该测试信号，并将其反馈给模块测试器44。根据结果信号，模块测试器44确定RF模块42是否正常操作。模块控制电路46对模块测试器44进行控制。
模块控制电路46产生用于控制RF模块42中的受控组件的控制信号(即，测试控制信号)。换句话说，模块控制电路46对模块测试器44和RF模块42中的受控组件进行控制，以实现不同的虚拟操作环境(测试模式)。
RF模块42的规格经常根据安装RF模块42的便携式电话的型号而变化。另外，在RF模块42(试生产批量)的开发期间可以修改规格。由于模块控制电路46控制RF模块42的受控组件，无论何时修改了RF模块42，都必须提供另一个模块控制电路46或者必须更新模块控制电路46以适应规格的改变。
考虑到以上所述情况，已使用了可编程逻辑器件(在下文中，称作PLD)，例如FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)。PLD是能够通过改变其内部电路组件来实现多种特点的电路。通过采用PLD作为模块控制电路46，可以共享模块控制电路46，以测试具有不同规格的多个RF模块。例如，在日本待审专利申请公开No.10-63704和日本待审专利申请公开No.2001-186011中公开了借助于FPGA的仿真分析设备。
根据PLD中构建的电路结构(电路设置)来确定针对PLD的输入/输出引脚(即，PLD信号的输入/输出位置)的输入/输出信号分配。例如，当在模块控制电路(PLD)46的构建过程的早期构建电路L1时，可以得到如图7所示的预期的信号输入/输出位置Pi1和Po2。但是，随着模块控制电路(PLD)46的构建过程的进行，在模块控制电路(PLD)46中构建的现有电路会限制新分配电路的输入/输出位置。例如，当构建了图7所示的电路Ln时，即使预期的信号输出位置是引脚Poa，但模块控制电路(PLD)46中的现有电路L1至Ln-1造成信号输出位置不是引脚Poa而是引脚Pon。具体地，在模块控制电路(PLD)46中构建的电路越大，模块控制电路(PLD)46中的空闲门的数量就越小，这使得更难将输入/输出信号分配给预期的相应输入/输出引脚。
由于RF模块42和模块控制电路(PLD)46之间的印刷电路图在其各自的输入/输出引脚之间建立了电连接，因此必须生成印刷电路图，以使其输入/输出信号分配与PLD(模块控制电路46)的输入/输出引脚相对应。当根据每一个RF模块42的规格的模块控制电路(PLD)46的结构引起在RF模块42和模块控制电路(PLD)46之间的印刷电路图的信号输入/输出位置变化时，必须独立地生成印刷电路图，以便适应每一个模块控制电路(PLD)46。换句话说，即使采用PLD作为模块控制电路46，以用于针对测试不同的RF模块进行共享，通常也难以共享RF模块42和模块控制电路46之间的印刷电路图。单独生成印刷电路图导致开发时间的延长以及开发中涉及的人工和成本的增加。
发明内容
为了克服上述的问题，本发明的优选实施例提供了一种用于测试模块的模块测试设备，包括包括第一可编程逻辑器件的至少一个模块控制电路；向模块提供测试控制信号的至少一个模块控制电路；I/O端口，用于向外部设备发送信号并接收其信号；第一布线图电路，包括第二可编程逻辑器件，所述第一布线图电路包括在至少一个模块控制电路和I/O端口之间的至少一部分布线；以及配置电路，用于根据输入信息来构建至少一个模块控制电路和第一布线图电路的电路配置。因此，当去往模块控制电路的多个信号的输入位置与来自模块控制电路的信号的输出位置不对应时，可以共享第一布线图电路，作为在模块控制电路和I/O端口之间的布线。
模块测试设备还可以包括第二布线图电路，其包括第三可编程逻辑器件。在模块测试设备中，优选地，至少一个模块控制电路包括至少两个模块控制电路；第二布线图电路，包括至少两个模块控制电路之间的至少一部分布线；以及配置电路，根据输入信息来构建第二布线图电路的电路配置。因此当去往模块控制电路的多个信号输入位置与来自模块控制电路的信号的输出位置不对应时，可以共享第二布线图电路，作为多个模块控制电路中的布线。
参考附图，根据以下优选实施例的详细描述，本发明的其它特点、组件、特征、和优点将变得更加明显。
图1是示出了根据本发明第一优选实施例的模块测试设备的结构的方框图；图2是示出了根据本发明第一优选实施例的对模块测试设备的输入/输出端子的示例信号分配的图解；图3是示出了根据本发明第一优选实施例的布线图电路的示例布线图结构的图解；图4是示出了根据本发明第二优选实施例的模块测试设备的测试板的结构的方框图；图5是示出了根据本发明第三优选实施例的模块测试设备的测试板的结构的方框图；图6是示出了公知模块测试设备的结构的方框图；以及图7是示出了根据PLD中所构建的电路向PLD的输入/输出引脚进行输入/输出信号分配的图解。
具体实施例方式
图1示出了根据本发明第一优选实施例所述的模块测试设备10的结构；图2示出了针对布线图电路23的输入/输出引脚的示例信号分配；图3示出了布线图电路23的布线图。
优选地，模块测试设备10包括测试板14、模块测试器16和信息处理装置18。测试板14包括模块控制电路20、配置电路22、布线图电路23和I/O端口26。例如，在衬底(未示出)上安装测试板14的每一个组件。模块测试设备10可以评估模块，例如，用于便携式电话的RF模块以及用于电源单元的高频电路。
模块测试器16根据由模块控制电路20经过I/O端口26提供的测试控制信号来产生提供给模块12的输入信号。当模块12是RF模块时，所述输入信号对应于RF接收信号、IQ传输信号等。
模块12对由模块测试器16提供的输入信号施加预定处理。模块12包括用于施加预定处理的组件；根据数字控制信号(以下称作“组件控制信号”)对其进行控制的至少部分组件(以下称作“受控组件”)。将由模块控制电路20产生的组件控制信号通过布线图电路23和I/O端口26提供给受控组件。当模块12是RF模块时，受控组件与根据频道改变信号频率的频率合成器或以预定增益放大信号的可变增益放大器相对应。频率合成器根据组件控制信号改变本机振荡频率，而可变增益放大器根据组件控制信号改变增益。
模块12对该信号(输出信号)施加预定处理，将其反馈给模块测试器16。当模块12是RF模块时，输出信号对应于IQ接收信号，RF传输信号等。
模块测试器16确定(评估)来自模块12的输出信号是否是对去往模块12的输入信号的正确响应。模块测试器16产生评估数据，并将其直接或经过模块控制电路20提供给例如个人计算机的信息处理装置18。信息处理装置18根据评估数据来进行预定的计算处理，以产生表示评估结果的数据。当模块12是RF模块时，设置调制解调器，用于允许IQ信号和基带信号之间的转化，以使模块控制电路20根据基带信号(数字)进行测试或评估。在图1中，调制解调器并入了模块测试器16中。
使用公知的方法在例如FPGA或CPLD的公知的PLD中构建模块控制电路20。具体地，信息处理装置18获得模块控制电路20的电路图或描述其电路的信息，例如利用HDL(硬件描述语言)描述的信息，从而生成电路配置信息。根据电路配置信息，配置电路22产生数据，用于确定例如宏单元的PLD中每一个单元逻辑电路的特点并确定其之间互联。将结果数据提供给PLD。因此，在PLD中构建了根据模块12的规格和测试模式进行的多种评估测试的模块控制电路20。
同样，以相同方式在公知的PLD中构建布线图电路(第一布线图电路)23。布线图电路23首先用于构建布线图，以便在一端(例如，模块控制电路20)的预期输入/输出端子与另一端(例如，I/O端口26和模块12)的对应的预期输入/输出端子之间建立连接。因此，为了对信息处理装置1 8进行布线，操作员输入规定了布线特点的信息和规定了PLD的输入/输出端子的信息。根据所输入信息，在PLD中构建布线图电路23。如图2所示，根据针对I/O端口26(最终地，模块12)的输入/输出端子的信号分配(分配位置或分配顺序)，可以将信号(表示为a，b，c…)分配给PLD(布线图电路23)的I/O端子一侧上的输入/输出端子(引脚)(Pm1至Pmn)。根据针对模块控制电路20的输入/输出端子的信号分配(分配位置或分配顺序)，可以将信号分配给PLD(布线图电路23)的模块控制电路20侧的输入/输出端子(引脚)(Pc1至Pcn)。
可以将布线图电路3中的每一个布线图的逻辑电路局限在几个电路类型(28a，28b，28c，28d，和28e)中，如图3所示，其中每一个均具有相似部分，其差别仅在于IN/OUT方向。换句话说，根据本优选实施例的布线图电路23专用于在组件之间(例如，在模块控制电路20与I/O端口26之间或多个模块12之间)建立连接。该特性使布线图电路23与通用的PLD相比，实现了小型化且重量轻，例如用作模块控制电路20的PLD，其包括用于实现不同特点的多种逻辑电路。在图3中，每一个控制缓冲器30根据切换控制信号(CONT)，在对应的电路28a至28e之一的开启和关闭之间进行切换。
布线图电路23使模块控制电路20与I/O端口26(最终地，模块12)之间的布线能够根据其规格自由地改变。不同于公知方法，不必根据规格单独设置印刷电路图。当按照公知方式将印刷电路图设置在衬底上时，必须根据模块12的规格(例如，输入/输出的引脚数量)或分配给模块12的输入/输出引脚的信号，向模块控制电路20的输入/输出引脚预分配信号(组件控制信号)，以使布线图不会彼此交叉。相反，根据本优选实施例的布线图电路23的提出，极大地减少了上述限制，从而可以更简单和快速地构建具有预期特点的模块控制电路20。
当在模块12的开发阶段利用公知方法进行测试时，考虑到布线限制，必须采用以下步骤最初构建模块12并且确定其引脚位置的排列；确定模块12和模块控制电路20之间的布线；然后，构建模块控制电路20。即，直到几乎完全确定了模块12和印刷电路图时，才能开始模块控制电路20的设计，这延长了开发时间。
另一方面，布线图电路23的提出允许在任意输入/输出引脚之间进行连接。这使得模块控制电路20的开发与模块12的开发并行进行。
对布线图电路23来说，包括模块控制电路20和I/O端口26之间的布线的至少一部分就足够了。即，如图1所示，不是所有的布线都经过模块控制电路20与I/O端口26之间的布线图电路23，而是只有其一部分会经过布线图电路23，而剩余部分直接在模块控制电路20与I/O端口26之间建立连接。图1中，尽管仅组件控制信号通过I/O端口26与模块控制电路20之间的布线图电路23交换，但是可以通过布线图电路23来提供其它信号，例如基带信号，测试控制信号，模式设置信号，或评估数据。可选地，可以分离地设置用于测试模块12的信息处理装置18和用于产生提供给配置电路22的电路配置信息、以便在模块控制电路20和布线图电路23中构建电路配置的其它信息处理装置。
将参考图4描述根据本发明第二优选实施例的测试板34，图4示出了测试板34的结构。
在图4中，将配置电路22沿衬底32的纵向设置在实质上是矩形的衬底32的一端而将I/O端口26设置在其另一端。将实质上为正方形的模块控制电路20a至20d按照2×2的矩阵排列设置在配置电路22和I/O端口26之间。将实质上为矩形的第二布线图电路24e至24h夹在两个相邻的模块控制电路20a至20d之间。在模块控制电路20b与I/O端口26之间设置第一布线图电路23j，并且在模块控制电路20c与I/O端口26之间设置第一布线图电路23k。优选地，第一布线图电路23j和23k与第二布线图电路24e至24h具有与第一优选实施例中的布线图电路23的结构相同的结构，优选地，使用与第一优选实施例的布线图电路23中所描述的方法相同的方法对其进行构建。
当规定模块12(图1)要配备多个受控组件时，或当测试模式的数量增加时，模块控制电路(20a至20d)的电路规模增大。根据本优选实施例的测试板34配备有多个模块控制电路20a至20d，每一个布线图电路24e至24h包括模块控制电路20a至20d中彼此相邻的两个之间的部分布线。本优选实施例能够利用多个模块控制电路20a至20d的分布来构建更大的控制电路。此外，当构建模块控制电路20a至20d的每一个时，由于减少了去往输入/输出引脚的输入/输出信号分配的限制，能够更简单和更快速地构建执行预期特点的模块控制电路20a至20d。如图4所示，由于对每一个布线图电路24e至24h进行了电连接，电路结构的自由度增加更多。此外，可以将多个模块控制电路20a至20d的部分而不是全部用于构建电路。换句话说，根据本优选实施例的测试板34可以适应不同规模的电路，范围从大规模电路到小规模电路，这使测试板34比根据测试板14的测试板14更加通用。布线可以通过模块控制电路20b与I/O端口26之间以及模块控制电路20c与I/O端口26之间的布线图电路24f。在这种情况下，电路图电路24f也起第一布线图电路的作用。
将参考图5描述根据本发明的第三优选实施例的测试板36，图5示出了测试板36的结构。
在图5中，将配置电路22沿衬底32的纵向设置在衬底32的一端，而将I/O端口26设置在其另一端。将模块控制电路20a至20d按照2×2的矩阵排列设置在配置电路22与I/O端口26之间。将布线图电路24i设置于模块控制电路20a至20d的中心。将第一布线图电路23j设置在模块控制电路20b和I/O端口26之间，并且将第一布线图电路23k设置在模块控制电路20c和I/O端口26之间。优选地，布线图电路23j、23k和24i具有与第一优选实施例中的布线图电路23的结构相同的结构，并利用与第一优选实施例的布线图电路23中所述的方法相同方法对其进行构建。
由于在根据本发明的第三优选实施例的测试板36的更多模块控制电路中共享布线图电路23j、23k和24i，与根据第二优选实施例的测试板34相比，极大地简化了测试板36的电路结构。即使测试板36的这种简化的结构也能允许与在根据第二优选实施例的测试板34中获得的特点相同的特点。
尽管以上已经描述了本发明的优选实施例，可以理解的是，在不脱离本发明的范围和精神的前提下，对于本领域的技术人员来说，变化和修改是显而易见的。因此，仅由所附的权利要求来确定本发明的范围。
权利要求
1.一种用于测试模块的模块测试设备，包括至少一个模块控制电路，包括第一可编程逻辑器件，所述至少一个模块控制电路将测试控制信号提供给模块；I/O端口，用于向外部设备发送信号并从其接收信号；第一布线图电路，包括第二可编程逻辑器件，所述第一布线图电路包括所述至少一个模块控制电路和所述I/O端口之间的至少部分布线；以及配置电路，用于根据输入信息来构建所述至少一个模块控制电路和所述第一布线图电路的电路配置。
2.根据权利要求1所述的模块测试设备，其特征在于还包括第二布线图电路，所述第二布线图电路包括第三可编程逻辑器件，其中所述至少一个模块控制电路包括至少两个模块控制电路；所述第二布线图电路包括所述至少两个模块控制电路之间的至少部分布线；以及所述配置电路根据输入信息来构建所述第二布线图电路的电路配置。
3.根据权利要求1所述的模块测试设备，其特征在于还包括测试板，所述测试板具有至少一个模块控制电路、I/O端口以及其上的配置电路。
4.根据权利要求1所述的模块测试设备，其特征在于还包括测试器，对其进行设置，以便根据由所述至少一个模块控制电路通过所述I/O端口提供的测试控制信号，来生成所述模块的输入信号。
5.根据权利要求4所述的模块测试设备，其特征在于所述测试器接收来自所述模块的输出信号，并确定来自所述模块的输出信号是否是对去往所述模块的输入信号的正确响应。
6.根据权利要求4所述的模块测试设备，其特征在于所述测试器包括模块。
7.根据权利要求1所述的模块测试设备，其特征在于所述配置电路产生数据，用于确定所述第一可编程逻辑器件中的每一个单元逻辑电路的特点，并将由所述配置电路产生的数据输出到所述第一可编程逻辑器件。
8.一种与模块测试设备一起使用的测试板，所述测试板包括衬底；配置电路，设置在所述衬底的一端；I/O端口，设置在所述衬底的另一端；模块控制电路，按照2×2的矩阵设置在所述配置电路与所述I/O端口之间的衬底上；多个第一布线图电路，在各个所述模块控制电路和所述I/O端口之间设置多个所述第一布线图电路中的至少两个；以及多个第二布线图电路，夹在两个相邻的所述模块控制电路之间。
9.根据权利要求8所述的测试板，其特征在于所述多个第二布线图电路的每一个均包括彼此相邻的两个模块控制电路之间的一部分布线。
全文摘要
一种布线图电路，包括在模块控制电路和模块之间的一部分布线。由于布线图电路包括PLD，可以根据该模块控制电路和该模块的规格可变地配置其布线。因此，有利于模块控制电路的构造。另外，由于不必为多个不同模块中的每一个的测试单独提供印刷布线图，因此可以降低测试期间涉及的测试周期、人工以及成本。
文档编号G01R31/28GK1653343SQ03811054
公开日2005年8月10日 申请日期2003年6月10日 优先权日2002年6月13日
发明者中谷和义 申请人:株式会社村田制作所