专利名称：三轴加速计的制作方法
技术领域：
本发明涉及一种微电机装置，具体地说，涉及能够检测沿着三个正交轴的加速度的电容微电机加速计。
背景技术：
目前，制造微电机加速计以用于许多应用，包括车辆气囊和惯性导航以及指引系统。对于诸如车辆气囊的应用，加速计需要既准确又便宜。
使用与在集成电路制造中使用的制造处理步骤相似或相同的制造处理步骤，电机加速计被形成在晶片上。微电机装置将电子和机械功能组合进一个装置。微电机装置的制造一般基于多晶硅(polysilicon)和牺牲材料(诸如二氧化硅(SiO2)或硅酸盐玻璃)的交替的层的制造和处理。多晶硅层被逐层地建立并形成图案以形成装置的结构。一旦完成了该结构，则通过蚀刻去除牺牲材料来释放用于操作的微电机加速计的多晶硅构件。在一些微电机加速计中去除牺牲材料包括使用等向性释放蚀刻来从加速计的下表面释放加速计的横梁。这种释放有这样的缺点，即，蚀刻掉了部分横梁并且减少了加速计的检测质量和有效性。
上述加速计制造的类型提供一种与晶片的平面共面的加速计。使用该方法，两个加速计可被制造在一个晶片中以测量两个正交方向上的加速度，这两个方向都与晶片的平面共面。对于测量垂直于晶片的平面的加速度的加速计，需要不同的加速计设计。
发明内容
在更广的方面，本发明包括一种制造三轴加速计的方法，该方法包括以下步骤提供具有第一主表面和第二主表面的绝缘材料的第一晶片，在第一晶片的第一主表面上蚀刻至少两个空腔，将金属在第一晶片的第一主表面上形成图案以形成用于第三加速计的电连接，提供半导体材料的第二晶片，蚀刻第二晶片的第一主表面的一部分，将第一晶片的第一主表面粘合到第二晶片的第一主表面，从而第二晶片的至少一部分蚀刻部分在第一晶片的至少一部分金属之上，在第二晶片的第二主表面上放置金属并使其形成图案，在第二晶片的第二主表面上放置掩膜层并使其形成图案，其定义第一加速计、第二加速计和第三加速计的形状，从而第一和第二加速计将形成在在第一晶片的第一主表面上蚀刻的空腔之上，蚀刻第二晶片的第二主表面以形成加速计，其中，第一和第二加速计每个包括至少两组独立的横梁，以及从第二晶片的第二主表面去除掩膜层。
最好，晶片是绝缘材料。理想地，晶片由玻璃、硼硅酸盐玻璃或其它等同的材料形成。
最好，用于在第一晶片的第一主表面上形成空腔的蚀刻步骤是异向性蚀刻。
最好，放置在晶片上的金属是铬或金。或者任何其它合适的金属、金属合金或混合物可被使用。
最好，将金属在第一晶片的第一主表面上形成图案的步骤形成用于第三加速计的第一电连接。
最好，将金属在第一晶片的第一主表面上形成图案的步骤在第一电连接任一侧形成至少一个金属板，以在第三加速计的第一电连接的每一侧形成一个电容器。
最好，第二晶片由硅形成。
最好，在将第一晶片粘合到第二晶片的步骤之后，第二晶片的第二主表面被变薄到需要的厚度。
最好，通过阳极、共晶或热压缩粘合来执行晶片间的粘合。
最好，放置在第二晶片的第二主表面上的金属是铬或金。或者任何合适的金属、金属合金或混合物可被使用。
最好，放置在第二晶片的第二主表面上的金属形成第一和第二加速计的电连接。
最好，每组横梁被锚定到晶片。
最好，一组横梁包括允许横梁移动的装置，该装置允许横梁从横梁的一端开始侧面对着侧面地移动。理想地，该允许横梁移动的装置是弹簧或系绳装置。
最好，制造加速计的方法还包括此步骤在蚀刻晶片前掩膜晶片。
最好，制造加速计的方法还包括此步骤使用平版印刷处理将掩膜物形成图案。
将通过仅仅作为示例而不是意图限制性的附图来进一步描述本发明的优选形式的系统和方法。
图1显示具有掩膜层的第一晶片，图2显示掩膜层已形成图案的第一晶片，图3显示空腔被蚀刻进晶片的第一主表面的第一晶片，图4显示在第一主表面上形成金属的第一晶片，图5显示金属被形成图案并被蚀刻在第一主表面上的第一晶片，图6显示空腔被形成图案并被蚀刻在第一主表面上的第二晶片，图7显示在每个晶片的第一主表面被粘合在一起的两个晶片，图8显示被粘合在一起的两个晶片，其中第二晶片的第二主表面被变薄，图9显示被粘合在一起的两个晶片，其中金属在第二晶片的第二主编面上已被形成，图10显示被粘合在一起的两个晶片，其中在第二晶片的第二主表面上的金属已被形成图案，图11显示被粘合在一起的两个晶片，其中掩膜层在第二晶片的第二主表面上形成图案，图12显示被粘合在一起的两个晶片，其中第二晶片的第二主表面被蚀刻以形成三个加速计，图13显示掩膜层被去除的加速计，图14是加速计之一的平面图，图15是显示第三加速计的平面图，和图16是显示使用中的第三加速计的侧面图。
具体实施例方式
图1显示电绝缘材料的晶片1。该晶片被掩膜层4覆盖在其第一主表面上。晶片1可由任何合适的电绝缘材料(诸如玻璃、派热克斯玻璃或其它具有相似属性的材料)形成。晶片1还可被掩膜层覆盖在其第二主表面上。
可提供一种选择的晶片安排来取代晶片1，其中，晶片由导电材料或者诸如硅的半导体材料形成。在此安排中，晶片具有放置于其第一主表面上的电绝缘层。用于绝缘层的合适的材料包括氧化物、氮化物、磷硅酸盐玻璃、玻璃粉等。
晶片1的第一主表面或者绝缘层3放置有掩膜层4。掩膜层被形成标记，用于被形成在晶片1或者绝缘层和用于两个加速计的晶片中的空腔。掩膜层还可被形成具有用于对齐目的的标记的图案，所述标记对于以后阶段的处理是有用的。掩膜层可由铬和任何其它合适的材料(例如多晶硅)形成。图2显示已被形成图案时的掩膜层。掩膜层的图案可使用本领域技术人员所公知的并在晶片制造工业中普遍使用的平版印刷处理。
图3显示蚀刻进晶片1的空腔5。可使用合适的处理(诸如异向性蚀刻)来执行蚀刻。在空腔被蚀刻之后，剩余的掩膜层被从第一主表面去除。
图4显示放置在晶片的第一主表面上的金属。该金属可以是任何合适的金属。在优选实施例中，该金属是铬和金的混合物。图5显示金属的图案形成和蚀刻，来形成用于第三加速计的电连接18和板3。
图6显示第二晶片6的第一掩膜、图案形成和蚀刻步骤。晶片6由诸如硅的半导体材料形成。如从图6(在图15中更清楚)中可看到的，从硅的第一主表面蚀刻两个空腔，同时在所述两个空腔之间形成较高的区域17。掩膜层随后被去除。
在此之后，如图7所示，晶片6的第一主表面被粘合到晶片1的第一主表面，从而晶片6的高区域17被粘合到金属部分18。任何合适的粘合技术可被用于将这两个层粘合在一起。例如，合适的技术可以是阳极、共晶或热压缩粘合。或者可使用任何其它合适的技术。如果晶片6比传感器所需要的厚度厚，则如图8所示晶片6的第二主表面被变薄到需要的厚度。使晶片6的第二主表面变薄的技术包括湿化学蚀刻、背磨、研磨、化学-机械磨光或这些以及其它技术的组合。
图8显示粘合在一起的晶片6和晶片1，上层具有需要的厚度。晶片6的厚度决定平面内加速计的横梁的厚度以及第三加速计的支柱的厚度。通过该处理形成的平面内加速计的电容也与横梁的厚度相关。平面内加速计对加速度力的敏感度也与横梁的厚度相关。横梁越厚，则对于给定的横梁位移，电容电荷越大。更厚的横梁的另一效果是传感器更大的地震或检测质量。这也增加了传感器对低重力的敏感度。
在粘合晶片1和晶片6的步骤和使晶片6变薄的步骤(如果必要)之后，如图9所示，镀金属7被放置在晶片6的第二主表面上。镀金属被用来形成可能被连接到传感器的其它电子设备的电连接，具体地说，形成到第一和第二加速计的电连接。图10显示用于形成电连接的镀金属7的图案形成。
处理的下一步是将掩膜层8放置在镀金属7和晶片6之上。使用合适的处理(诸如平版印刷处理)，掩膜层再次形成图案。如可从图11中看到的，掩膜层已被形成图案来形成每个加速计的传感器结构。对于两个平面内加速计，加速计的传感器结构包括两个梳子状结构，空腔的每一侧有一个；和中心梁，在其每一侧有一个梳子状结构。从中心梁延伸的每个梳子状结构与其它梳子状结构互相啮合(在图14中被更详细地显示)。然而，其它合适的结构也可在掩膜物上形成。
第三加速计检测沿着轴19的运动并具有从中心圆柱的任一侧伸出的至少一个支柱。当沿着轴19不存在加速度时，第三加速计的支柱与晶片1共面。当沿着轴19出现加速度时，加速计翘起，这增加了金属和圆柱17一侧上的支柱之间的电容并减少了金属和加速计的另一侧上的支柱之间的电容。
在掩膜物的图案形成之后，该掩膜物随后如图12所示被蚀刻，以产生悬于晶片1中的空腔5上方的平面内加速计的结构并且解放第三加速计的支柱。该蚀刻步骤可通过异向性蚀刻被执行。在将晶片6粘合到晶片1之前形成晶片1中的空腔5以及晶片6中的空腔的步骤，去除了对通过等向性蚀刻在任何加速计的横梁下蚀刻以释放它们的需要。这避免了与等向性蚀刻相关联的问题，所述问题包括等向性蚀刻消耗横梁的大量的厚度，从而降低了传感器的敏感度和电容。
处理的最后步骤是如图13所示向后执行蚀刻以从传感器的顶部去除不想要的掩膜层9。另一可选步骤是提供镀金属之上的钝化层。传感器现在可使用并可被封装至晶片级别以使得能够将晶片切成单独的模。
图14是使用本发明的方法形成的平面内加速计的顶视图。如可从图14中看到的，加速计结构悬于空腔5上方。传感器结构包括四组在锚块10与晶片1锚定的固定电容板。每组电容板包括一组横梁，这组横梁以梳子状的排列将一端附于一根更宽的横梁。所述更宽的横梁随后被附于锚块。第二组电容板显示在15。这组电容板具有中心的较宽横梁，较小的横梁从该较宽横梁的两侧以直角延伸。该组电容板的较宽横梁通过弹簧装置13被拴在锚12上。弹簧装置13允许电容板15按箭头16指示的方向移动。任何允许电容板在一个方向上移动的合适装置可被使用。
每个锚块10或12包括用作电触点的镀金属的区域7。所述电触点还可被设置在连接到锚块10或12的晶片的其它区域。尽管锚块都处于相同的晶片上，但底部晶片的绝缘属性使锚块彼此电绝缘。所述结构下的在底部晶片中的空腔5允许所述结构悬空并自由地对平行于晶片表面的加速度力作出反应。这允许相对于固定板而移置移动板的力所引起的电容改变被检测到。
图15是三轴加速计的另一平面图。框21和22表示更详细地显示在图14中的平面内加速计。这两个平面内加速计彼此成直角放置，以评估三轴加速计的平面内的两个方向上的加速度。第三加速计测量不与三轴加速计的平面共面的加速度。例如，第三加速计将是测量垂直于传感器的平面的加速度的唯一加速计。图中显示的布局不应被视为限制性的。还应该注意到，可设置多于三个加速计。
如可从图15中看到的，镀金属形成到第三加速计的中心的电连接18，同时还有设置在加速计的支柱下的其它电连接3。图15中显示的加速计在中心的第一侧有一个支柱，在中心的另一侧有两个支柱。在其它实施例中，加速计在中心的每侧可具有不同数量的支柱。电通过中心被提供给支柱并与电连接3形成电容器。
如图16所示，当例如沿着轴23的加速度发生时，第三加速计将朝着电连接3的一侧或另一侧翘起，减少加速计的该侧的电容并增加加速计的另一侧的电容。
前面描述包括其优选形式的本发明。对于本领域的技术人员明显的变更和修改应被包括在由所附权利要求定义的本发明的范围内。
权利要求
1.一种制造三轴加速计的方法，该方法包括以下步骤提供具有第一主表面和第二主表面的绝缘材料的第一晶片，在第一晶片的第一主表面上蚀刻至少两个空腔，将金属在第一晶片的第一主表面上形成图案以形成用于第三加速计的电连接，提供半导体材料的第二晶片，蚀刻第二晶片的第一主表面的一部分，将第一晶片的第一主表面粘合到第二晶片的第一主表面，使得第二晶片的至少一部分蚀刻部分在第一晶片的至少一部分金属之上，在第二晶片的第二主表面上沉积镀金属并使其形成图案，在第二晶片的第二主表面上沉积掩膜层并使其形成图案，其限定第一加速计、第二加速计和第三加速计的形状，使得第一和第二加速计将形成在在第一晶片的第一主表面上蚀刻的空腔之上，蚀刻第二晶片的第二主表面以形成加速计，其中，第一和第二加速计每个包括至少两组独立的横梁，以及从第二晶片的第二主表面去除掩膜层。
2.一种如权利要求1所述的制造三轴加速计的方法，其中，第一晶片是绝缘材料。
3.一种如权利要求2所述的制造三轴加速计的方法，其中，第一晶片由玻璃形成。
4.一种如权利要求2所述的制造三轴加速计的方法，其中，第一晶片由硼硅酸盐玻璃形成。
5.一种如权利要求1至4中的任意一个所述的制造三轴加速计的方法，其中，用于在第一晶片的第一主表面上形成空腔的蚀刻步骤是异向性蚀刻。
6.一种如权利要求1至5中的任意一个所述的制造三轴加速计的方法，其中，沉积在晶片上的金属是铬或金。
7.一种如权利要求1至6中的任意一个所述的制造三轴加速计的方法，其中，将金属在第一晶片的第一主表面上形成图案的步骤形成用于第三加速计的第一电连接。
8.一种如权利要求1至7中的任意一个所述的制造三轴加速计的方法，其中，将金属在第一晶片的第一主表面上形成图案的步骤在第一电连接的任一侧形成至少一个金属板，以在第三加速计的第一电连接的每一侧形成一个电容器。
9.一种如权利要求1至8中的任意一个所述的制造三轴加速计的方法，其中，第二晶片由硅形成。
10.一种如权利要求1至9中的任意一个所述的制造三轴加速计的方法，其中，在将第一晶片粘合到第二晶片的步骤之后，第二晶片的第二主表面被变薄到需要的厚度。
11.一种如权利要求1至10中的任意一个所述的制造三轴加速计的方法，其中，通过阳极粘合来执行粘合晶片的步骤。
12.一种如权利要求1至10中的任意一个所述的制造三轴加速计的方法，其中，通过共晶粘合来执行粘合晶片的步骤。
13.一种如权利要求1至10中的任意一个所述的制造三轴加速计的方法，其中，通过热压缩粘合来执行粘合晶片的步骤。
14.一种如权利要求1至13中的任意一个所述的制造三轴加速计的方法，其中，沉积在第二晶片的第二主表面上的金属是铬或金。
15.一种如权利要求1至14中的任意一个所述的制造三轴加速计的方法，其中，沉积在第二晶片的第二主表面上的金属形成用于第一和第二加速计的电连接。
16.一种如权利要求1所述的制造三轴加速计的方法，其中，每组横梁被锚定到所述晶片。
17.一种如权利要求1至16中的任意一个所述的制造三轴加速计的方法，其中，一组横梁包括允许横梁移动的装置，该装置允许横梁从横梁的一端侧面对着侧面地移动。
18.一种如权利要求17所述的制造三轴加速计的方法，其中，该允许横梁移动的装置是弹簧或系绳装置。
19.一种如权利要求1至18中的任意一个所述的制造三轴加速计的方法，还包括此步骤在蚀刻晶片的步骤之前掩膜晶片。
20.一种如权利要求1至19中的任意一个所述的制造三轴加速计的方法还包括此步骤使用平版印刷处理将掩膜物形成图案。
全文摘要
本发明包括一种制造三轴加速计的方法。具有第一和第二主表面的第一晶片，在第一晶片的第一主表面上蚀刻至少两个空腔，将金属在第一晶片的第一主表面上形成图案以形成用于第三加速计的电连接。第二晶片，蚀刻第二晶片的第一主表面的一部分，将第一晶片的第一主表面粘合到第二晶片的第一主表面。对放置了镀金属并使其形式图案的表面进行蚀刻和粘合，并在第二晶片的第二主表面上放置掩膜层并使其形成图案，定义第一、第二和第三加速计的形状。第一和第二加速计将形成在在第一晶片的第一主表面上蚀刻的空腔之上。蚀刻第二晶片的第二主表面以形成加速计，其中，第一和第二加速计每个包括至少两组独立的横梁。随后从第二晶片的第二主表面去除掩膜层。
文档编号G01P15/125GK1853106SQ200480026571
公开日2006年10月25日 申请日期2004年8月11日 优先权日2003年8月14日
发明者凯特加玛桑德拉姆·索利亚库玛, 郭杰伟, 布莱彦·K.·帕特蒙 申请人:森斯费伯私人有限公司