专利名称：采用组合方波扫频测试频域特性的方法和装置的制作方法
技术领域：
本发明涉及一种采用组合方波扫频测试频域特性的方法和装置，应用于通信线路综合测试系统的频域特性测试装置，或者应用于各种双端口或四端口的网络或部件的频率特性测试的通用扫频测试仪表，实现频率响应、衰减损耗、纵向平衡、近端串扰、远端串扰各性能参数的测试，为固定电话网运营商的不对称数字用户线路(ADSL)数据业务的线路开通和线路维护提供测试方法，为智能建筑综合布线工程现场检测提供测试测试工具，为各种双端口或四端口的网络或部件的频域特性测试提供测试工具，属于通信技术领域。
背景技术：
通信线路基于频率带宽的频域特性测试，主要包括两方面的内容带内传输的通过性能和抗干扰性能。
频率响应、衰减损耗为带内传输的通过性能，纵向平衡、近端串扰、远端串扰为带内传输的抗干扰性能。
在采用ADSL以及其它模式传输的通信线路的综合测试系统中，频域特性测试功能的测试数据用于判断用户线路的频域性能，为线路开通预评估和线路故障判断提供必要的依据。在智能建筑综合布线工程的现场检测过程中，频域特性测试功能的测试数据用于判断线路系统的频域性能，为评价线路敷设质量或部件安装质量提供必要的依据。
同类装置现有的频域特性测试功能，采用常规的正弦波扫频方法，即在测试带宽内依次改变激励正弦波信号的频率，再分别测试不同频点上的频域特性参数值。正弦波扫频方法的缺陷，首先是电路较为复杂，装置生产成本较高，使用可靠性较低。其次是每输出一个频率的激励信号只能测量一个频点的数据，因此每个测试周期需要占用的时间较长，装置的使用效率低。
发明内容
本发明的目的是提供一种的电路简单、测试效率高，生产成本低的采用组合方波扫频测试频域特性的方法和装置。
为实现以上目的，本发明的技术方案为一种采用组合方波扫频测试频域特性的方法，其特征在于，采用C语言和汇编语言在嵌入式操作系统平台上编制程序，运行在频域特性测试装置中，其方法为第一步测试初始化将频域特性测试装置中滤波放大模块的放大倍数设置为基值0dB，复位频域特性测试装置的至少2个基波的方波组合单元，复位频域特性测试装置的数据采集模块；第二步功能参数设置根据测试指令选择测试操作，设置频率范围、频率步长ΔfT、采样频率fS、采样点数K，将频域特性测试装置中的激励信号功放电路和输入匹配电路连接到端口；设置K、fS、ΔfT应满足K≥fSΔfT]]>且为2的整数次幂(1)设置的滤波电路带宽应覆盖测试带宽，且小于采样频率的二分之一；第三步激励信号输出开启频域特性测试装置中的至少2个基波的方波组合单元的信号开关，输出至少2个基波的组合方波扫频激励信号fEP、fEN和采样控制信号fS；
第四步时域采样启动数据采集模块，对测试采样信号进行模数转换，连续采集存储采样数据，分别采样输出信号vE(k)和输入信号vin(k)，存储采样数据；第五步放大调整如果采样数据对应的信号电压幅值VADC在1.9V～2.3V之间，程序则进入到下一步；如果采样数据对应的信号电压幅值VADC在1.9V～2.3V之外，按照下式调整放大倍数GT=2.1×GT-1VADC---(2)]]>其中GT为当前需要设置的放大倍数，GT-1为前次设置的放大倍数，设置完成当前放大倍数后，程序回到第四步重新进行时域采样；第六步数据处理将采样数据进行Fourier变换，在频域选择对应频点上的数据，按照测试操作对应的公式计算测试结果，如果各个频点扫频测试的步骤还没有结束，则回到第二步设置下一个频点的测试参数，所述数据处理步骤包括以下内容①Fourier变换，计算公式为V(n)=2·[1N·β·Σk=1Nv(k)·e-j2π(k-1)nN]]]>k=1,2,...,N,n=1,2,...,N2---(3)]]>将采样数据ve(k)和对应的放大倍数GE(T)代入式(1)得到VE(n)=2·[1N·GE(T)·Σk=1Nve(k)·ej2π(k-1)nN]]]>将采样数据vin(k)和对应的放大倍数GIN(T)代入式(1)得到
VIN(n)=2·[1N·GIN(T)·Σk=1Nvin(k)·e-j2π(k-1)nN]]]>②频域数据选择，在Fourier变换得到的VE(n)和VIN(n)各N/2个数据中，各选择2个频域对应点上的数据，作为频域采样的输出和输入电压数据，选择的两个点序号为nA=KfS·fEA,nB=KfS·fEB---(4)]]>③选项频率响应测试操作或衰减损耗测试操作，则将频域采样的输出和输入电压数据进行计算，得到频率响应或衰减损耗值FR(n)=20logVIN(n)VE(n)---(5)]]>其中n为每次测试中选择的2个频域对应点nA和nB；④选项纵向平衡测试操作，则将频域采样的输出和输入电压数据进行计算，得到纵向平衡值LB(n)=20logVE(n)VIN(n)---(6)]]>其中n为每次测试中选择的2个频域对应点nA和nB；⑤选项近端串扰或远端串扰测试操作，则取频域采样的输出和输入电压数据进行计算，得到扰动值XT(n)=20logVIN(n)VE(n)---(7)]]>其中n为每次测试中选择的2个频域对应点nA和nB；计算结果分别用物理量NEXT(n)或FEXT(n)替代LB(n)；各项测试的区别在于，VE(n)和VIN(n)的测试采样位置点不同，此外，纵向平衡的测试结果一般大于零，而频率响应、近端串扰或远端串扰的测试结果一般小于零；
第七步测试结果输出当各个频点扫频测试的步骤全部完成后，上传测试数据或者在显示屏上显示测试结果。
所述测试结果输出步骤，在整个测试周期完成之后，将存储的测试数据上传到装置连接的计算机，或者变换为曲线在装置的显示屏上显示测试图形和测试结果。
采用组合方波扫频测试频域特性的装置，其特征在于，所述的频域特性测试装置由嵌入式系统、测试控制模块、至少2个基波的方波组合单元、测试接口、滤波放大模块、数据采集模块组成，嵌入式系统分别与测试控制模块和数据采集模块连接，测试控制模块分别连接至少2个基波的方波组合单元、测试接口、滤波放大模块和数据采集模块，至少2个基波的方波组合单元与测试接口连接，测试接口通过滤波放大模块与数据采集模块连接。
本发明与现有的同类装置所采用的正弦波扫频测试的方法不同点为第一，所述激励信号输出步骤，开启至少2个基波的方波组合单元，输出组合方波扫频激励信号和采样控制信号，其中，组合方波扫频激励信号由2个或更多的频率为基波的方波信号叠加而成。
第二，所述数据处理步骤之频域数据选择，根据激励信号基波频率的设置，在Fourier变换得到的数据中选择激励信号基波频率对应的频点数据作为频域采样的输出和输入电压数据，计算相应测试操作的结果数据。
本发明的优点是1.简化了激励信号的发生电路和功放电路，从而提高了使用可靠性；2.每次组合方波激励信号可以测试2个或更多的频点的数据从而提高了使用效率。
3.在频域选择数据进行数据处理，从而提高了测试精度。
图1频域特性测试装置电路结构框图；图22个基波的方波组合单元电路结构框图；图35倍和6倍频率步长的2个基波组合方波激励波形示意图；图4方波组合单元产生5倍和6倍频率步长的2个基波组合方波示意图；图5嵌入式系统电路结构框图；图6测试控制模块电路结构框图；图7测试接口电路结构框图；图8滤波放大模块电路结构框图；图9数据采集模块电路结构框图；图10频域特性测试装置组合方波扫频法测试流程图；图11纵向平衡扫频测试实例第3步采集的信号源数据图形；图12纵向平衡扫频测试实例第3步采集的平衡误差数据图形。
具体实施例方式
以下结合附图，对采用本发明的频域特性测试装置实施例作进一步详细描述。但本实施例并不用于限制本发明，凡是采用本发明的相似结构、相似方法及其相似变化，均应列入本发明的保护范围。
实施例如图1所示，为频域特性测试装置结构框图，所述的所述的频域特性测试装置由嵌入式系统、测试控制模块、至少2个基波的方波组合单元、测试接口、滤波放大模块、数据采集模块组成，嵌入式系统分别与测试控制模块和数据采集模块连接，测试控制模块分别连接至少2个基波的方波组合单元、测试接口、滤波放大模块和数据采集模块，至少2个基波的方波组合单元与测试接口连接，组合方波激励信号经过测试接口放大驱动后再输出，测试信号由测试接口输入，经过滤波放大后连接到数据采集电路。
如图2所示，为2个基波的方波组合单元电路结构示意图，所述的方波组合单元由波形控制逻辑、增量存储器A、周期累加器A、增量存储器B、周期累加器B、信号开关和叠加逻辑组成，控制信号和基准频率信号fR连接到波形控制逻辑，波形控制逻辑分别连接增量存储器A、周期累加器A、增量存储器B、周期累加器B和信号开关，增量存储器A连接周期累加器A，增量存储器B连接周期累加器B，周期累加器A和周期累加器B的多路频率信号连接到信号开关，周期累加器A输出的主激励基准fEA和周期累加器B输出的次激励基准fEB连接到叠加逻辑，最后输出扫频驱动控制信号vEP和vEN，信号开关还输出采样基准信号fS。
在输入基准频率信号fR的每个计数周期，增量存储器的值ΔTA叠加到N位2进制周期累加器A，ΔTB叠加到N位2进制周期累加器B，周期累加器A的最高位状态输出作为主激励基准fEA，周期累加器B的最高位状态输出作为次激励基准fEB，增量存储器的设置为ΔTX=fEX×2NfR,X=A,B---(8)]]>例如，基准频率fR选择35.328MHz，两个周期累加器均设置为N＝32位计数，两个激励基准的频率分辨率均优于1％Hz。两个增量存储器均设置为28位数，两个激励基准最高频率可达2.208MHz。
方波组合单元采用可编程逻辑芯片EP1C6Q240来实现，芯片外围电路连接方法参照芯片使用说明，输入基准频率信号连接到指定的全局时钟输入端，其它输入输出信号连接到芯片的用户I/O端。
如图3所示，为5倍频率步长和6倍频率步长的2个基波组合方波激励波形的示意图，在时间轴上，组合方波激励信号vE由主激励频率信号fEA和次激励频率信号fEB在时间轴上逐点叠加而成。
如图4所示，为方波组合单元产生5倍和6倍频率步长的2个基波组合方波的逻辑关系示意图，数字电路只有高电平和低电平，不能直接输出带正负的组合方波激励信号vE。在方波组合单元中，由设置的ΔTA产生5倍频率步长的主激励基准fEA，ΔTB产生6倍频率步长的次激励基准fEB，经过叠加逻辑，产生组合方波的正、负基准信号vEP和vEN，再经过测试接口的功放电路产生组合方波激励信号vE。组合方波的正基准信号vEP等于主激励基准fEA与次激励基准fEB的逻辑与，组合方波的负基准信号vEN等于主激励基准fEA的反与次激励基准fEB的反的逻辑与。
如图5所示，为嵌入式系统结构框图，所述的嵌入式系统由中央处理器、动态随机存储器、快闪存储器、扩展接口、网络接口和串行接口组成，中央处理器直接连接串行接口，并通过数据地址控制总线分别连接动态随机存储器、快闪存储器、扩展接口和网络接口，嵌入式系统通过扩展接口去连接图1中的测试控制模块和数据采集模块，实现测试过程的控制和测试数据的采样输入。嵌入式系统通过网络接口连接计算机，串行接口是嵌入式系统的调试接口，还作为指令与数据传输的备用通道。
嵌入式系统的中央处理器采用ARM7系列芯片S3C44B0X，动态随机存储器采用芯片HY57V561620CT-H，快闪存储器采用芯片E28F128J3C150，扩展接口采用芯片SN74LVTH16245A，网络接口采用芯片DM9000E，串行接口采用芯片MAX202，芯片外围电路以及各芯片之间的连接方法，参照相应的芯片使用说明。
如图6所示，为测试控制模块电路结构框图，所述的测试控制模块由总线缓冲器、定时器、方波控制逻辑、接口控制逻辑、放大控制逻辑、采集控制逻辑组成，定总线缓冲器分别与定时器、方波控制逻辑、接口控制逻辑、放大控制逻辑和采集控制逻辑连接，由图1中的嵌入式系统实现设置和控制。测试控制模块采用可编程逻辑芯片EP1C6Q240来实现，芯片外围电路连接方法参照芯片使用说明，定时器基准采用35.328MHz晶振信号，连接到指定的全局时钟输入端，总线缓冲器连接嵌入式系统的总线以及各个控制逻辑的输入输出信号连接到芯片的用户I/O端。
如图7所示，为测试接口电路结构框图，所述的测试接口由端口1、端口2、切换电路、输入匹配电路、激励信号功放电路、继电器控制驱动电路组成，切换电路分别与端口1、端口2、输入匹配电路、激励信号功放电路和继电器控制驱动电路连接，继电器控制驱动电路分别连接输入匹配电路和激励信号功放电路，输入匹配电路的输出连接到图1中的滤波放大电路，激励信号功放电路的输入连接到图1中的方波组合单元。端口1和端口2用于连接激励输出信号和测试输入信号，两个端口均选择两芯接插件ME010-508-2/MC310-508-2。切换电路由4个继电器AGQ200A03组成，根据器件使用说明，将两个端口选择连接到输入匹配电路或激励信号功放电路。输入匹配电路由标准电阻、四绕组变压器B2031和继电器AGQ200A03组成，按照ADSL以及其它模式的传输线路标准的要求，连接为100Ω输入阻抗，或150Ω输入阻抗，或差分高阻模式。激励信号功放电路采用线路驱动芯片AD8016ARB作为功率放大电路，采用继电器和标准电阻实现输出阻抗设置，芯片外围电路按照使用说明连接。继电器控制驱动电路由锁存器74HC273和驱动器MC1413组成，按照使用说明连接成16位控制锁存和驱动电路，驱动切换电路、输入匹配电路和激励信号功放电路中的继电器。
如图8所示，为滤波放大模块电路结构框图，所述的滤波放大模块由电路输入隔离电路、放大电路和滤波电路组成，输入隔离电路连接放大电路，放大电路连接滤波电路，输入隔离电路的输入连接图1中的测试接口，放大电路的控制端连接图1中的测试控制模块，滤波电路的输出连接图1中的数据采集模块。输入隔离电路采用双运算放大器芯片AD8056，输入阻抗大于5MΩ。放大电路采用两片程控放大器芯片AD8370ARE级联，放大倍数累计超过40dB的。滤波电路采用继电器AGQ200A03、500KHz/1MHz低通滤波芯片LT1560、2.5MHz低通滤波芯片LT6600-2.5，可以分别选择500KHz、1MHz、2.5MHz滤波带宽，各芯片的外围电路按照使用说明连接。
如图9所示，为数据采集模块电路结构框图，所述的数据采集模块电路由电平变换电路、模数转换电路、数据缓存电路组成，电平变换电路连接模数转换电路，模数转换电路连接数据缓存电路，电平变换电路的输入端连接图1中的滤波放大模块，模数转换电路和数据缓存电路的控制端连接图1中的测试控制模块，数据缓存电路的数据输出端连接图1中的嵌入式系统。电平变换电路采用差分接收放大器芯片AD8130，模数转换电路采用20MHz采样速率12位模数转换芯片ADS805，数据缓存电路采用先进先出存储器芯片CY7C4265-15AC，芯片外围电路按照使用说明连接。
如图10所示，为频域特性测试装置组合方波扫频法测试流程图。采用C语言和汇编语言在嵌入式操作系统平台上编制程序，测试控制步骤如下第一步测试初始化将频域特性测试装置中滤波放大模块的放大倍数设置为基值0dB，复位频域特性测试装置的方波组合单元，复位频域特性测试装置的数据采集模块；第二步功能参数设置根据测试指令选择测试操作，设置频率范围、频率步长ΔfT、采样频率fS、采样点数K，将频域特性测试装置中的激励信号功放电路和输入匹配电路连接到端口；设置K、fS、ΔfT应满足
K≥fSΔfT]]>且为2的整数次幂(1)设置的滤波电路带宽应覆盖测试带宽，且小于采样频率的二分之一。
例如，设置频率范围4.3125KHz～552KHz，频率步长ΔfT＝4.3125KHz，采样频率fS＝1104KHz，采样点数K＝1024。
第三步激励信号输出开启频域特性测试装置中的方波组合单元的信号开关，输出组合方波扫频激励信号fEP、fEN和采样控制信号fS；第四步时域采样启动数据采集模块，对测试采样信号进行模数转换，连续采集存储采样数据。分别采样输出信号vE(k)和输入信号vin(k)，存储采样数据；第五步放大调整如果采样数据对应的信号电压幅值VADC在1.9V～2.3V之间，程序则进入到下一步。
如果采样数据对应的信号电压幅值VADC在1.9V～2.3V之外，按照下式调整放大倍数GT=2.1×GT-1VADC---(2)]]>其中GT为当前需要设置的放大倍数，GT-1为前次设置的放大倍数。设置完成当前放大倍数后，程序回到第四步重新进行时域采样；第六步数据处理将采样数据进行Fourier变换，在频域选择对应频点上的数据，按照测试操作对应的公式计算测试结果。如果各个频点扫频测试的步骤还没有结束，则回到第二步设置下一个频点的测试参数。
所述数据处理步骤包括以下内容
①Fourier变换，计算公式为V(n)=2·[1N·β·Σk=1Nv(k)·ej2π(k-1)nN]]]>k=1,2,...,N,n=1,2,...,N2---(3)]]>将采样数据ve(k)和对应的放大倍数GE(T)代入式(1)得到VE(n)=2·[1N·GE(T)·Σk=1Nve(k)·ej2π(k-1)nN]]]>将采样数据vin(k)和对应的放大倍数GIN(T)代入式(1)得到VIN(n)=2·[1N·GIN(T)·Σk=1Nvin(k)·ej2π(k-1)nN]]]>②频域数据选择，在Fourier变换得到的VE(n)和VIN(n)各N/2个数据中，各选择两个频域对应点上的数据，作为频域采样的输出和输入电压数据。选择的两个点序号为nA=KfS·fEA,nB=KfS·fEB---(4)]]>例如，在ADSL2+传输的512个子信道中，同时选择第5信道和第6信道进行测试，两个信道的中心频率分别为fEA＝21.5625KHz和fEB＝25.875KHz，与fS＝1104KHz和K＝1024一起代入式(4)可得nA＝20，nB＝24③选项频率响应测试操作或衰减损耗测试操作，则将频域采样的输出和输入电压数据进行计算，得到频率响应或衰减损耗值FR(n)=20logVIN(n)VE(n)---(5)]]>其中n为每次测试中选择的2个频域对应点nA和nB。
④选项纵向平衡测试操作，则将频域采样的输出和输入电压数据进行计算，得到纵向平衡值
LB(n)=20logVE(n)VIN(n)---(6)]]>其中n为每次测试中选择的2个频域对应点nA和nB。
⑤选项近端串扰或远端串扰测试操作，则取频域采样的输出和输入电压数据进行计算，得到扰动值XT(n)=20logVIN(n)VE(n)---(7)]]>其中n为每次测试中选择的2个频域对应点nA和nB。
第七步测试结果输出当各个频点扫频测试的步骤全部完成后，上传测试数据或者在显示屏上显示测试结果。
例如，在测试装置端口1连接一段现场通信线路，端口2连接现场的大地线，设置纵向平衡扫频测试操作，设置频率范围4.3125KHz～552KHz，频率步长4.3125KHz，采样频率1104KHz，采样点数1024。测试启动后，在每组2个频点上分别测试激励信号电压数据和输入的平衡误差电压数据。图11所示为纵向平衡扫频测试实例第3步采集的激励信号电压数据图形，图12为纵向平衡扫频测试实例第3步采集的平衡误差数据图形，第3步输出的组合方波为5倍和6倍频率步长的频点，即5×4.3125KHz＝21.5625KHz和6×4.3125KHz＝25.875KHz，频域数据选择第20点和第24点，由此得到信号源的频域数据为4.1933dB和4.1542dB，平衡误差的频域数据为-46.0980dB和-47.6905dB，按照式(6)计算LB(n)=20logVE(n)VIN(n)=20logVE(n)-20logVIN(n)]]>由此计算LB(5)＝4.1933-(-46.0980)＝50.2913(dB)
LB(6)＝4.0542-(-47.6905)＝51.8447(dB)每次测试2个频点，在4.3125KHz～552KHz频率范围内，4.3125KHz频率步长需要测试128个频点，测试64步。测试周期完成之后，将存储的128点测试数据变换为曲线，在装置的显示屏上显示测试图形。
权利要求
1.一种采用组合方波扫频测试频域特性的方法，其特征在于，采用C语言和汇编语言在嵌入式操作系统平台上编制程序，运行在频域特性测试装置中，其方法为第一步测试初始化将频域特性测试装置中滤波放大模块的放大倍数设置为基值0dB，复位频域特性测试装置的至少2个基波的方波组合单元，复位频域特性测试装置的数据采集模块；第二步功能参数设置根据测试指令选择测试操作，设置频率范围、频率步长ΔfT、采样频率fS、采样点数K测试参数，将频域特性测试装置中的激励信号功放电路和输入匹配电路连接到端口；设置K、fS、ΔfT参数应满足K≥fSΔfT]]>且为2的整数次幂 (1)设置的滤波电路带宽应覆盖测试带宽，且小于采样频率的二分之一；第三步激励信号输出开启频域特性测试装置中的至少2个基波的方波组合单元的信号开关，输出至少2个基波的组合方波扫频激励信号fEP、fEN和采样控制信号fS；第四步时域采样启动数据采集模块，对测试采样信号进行模数转换，连续采集存储采样数据，分别采样输出信号vE(k)和输入信号vm(k)，存储采样数据；第五步放大调整如果采样数据对应的信号电压幅值VADC在1.9V～2.3V之间，程序则进入到下一步；如果采样数据对应的信号电压幅值VADC在1.9V～2.3V之外，按照下式调整放大倍数GT=2.1×GT-1VADC---(2)]]>其中GT为当前需要设置的放大倍数，GT-1为前次设置的放大倍数，设置完成当前放大倍数后，程序回到第四步重新进行时域采样；第六步数据处理将采样数据进行Fourier变换，在频域选择对应频点上的数据，按照测试操作对应的公式计算测试结果，如果各个频点扫频测试的步骤还没有结束，则回到第二步设置下一个频点的测试参数，所述数据处理步骤包括以下内容①Fourier变换，计算公式为V(n)=2·[1N·β·Σk=1Nv(k)·e-j2π(k-1)nN]]]>k=1,2,...,N,n=1,2,...,N2---(3)]]>将采样数据ve(k)和对应的放大倍数GE(T)代入式(1)得到VE(n)=2·[1N·GE(T)·Σk=1Nve(k)·e-j2π(k-1)nN]]]>将采样数据vm(k)和对应的放大倍数GIN(T)代入式(1)得到VIN(n)=2·[1N·GIN(T)·Σk=1Nvin(k)·e-j2π(k-1)nN]]]>②频域数据选择，在Fourier变换得到的VE(n)和VIN(n)各N/2个数据中，各选择2个频域对应点上的数据，作为频域采样的输出和输入电压数据，选择的两个点序号为nA=KfS·fEA,nB=KfS·fEB---(4)]]>③选项频率响应测试操作或衰减损耗测试操作，则将频域采样的输出和输入电压数据进行计算，得到频率响应或衰减损耗值FR(n)=20logVIN(n)VE(n)---(5)]]>其中n为每次测试中选择的2个频域对应点nA和nB；④选项纵向平衡测试操作，则将频域采样的输出和输入电压数据进行计算，得到纵向平衡值LB(n)=20logVE(n)VIN(n)---(6)]]>其中n为每次测试中选择的2个频域对应点nA和nB；⑤选项近端串扰或远端串扰测试操作，则取频域采样的输出和输入电压数据进行计算，得到扰动值XT(n)=20logVIN(n)VE(n)---(7)]]>其中n为每次测试中选择的2个频域对应点nA和nB；第七步测试结果输出当各个频点扫频测试的步骤全部完成后，上传测试数据或者在显示屏上显示测试结果。
2.根据权利要求1所述的采用组合方波扫频测试频域特性的装置，其特征在于，所述的频域特性测试装置由嵌入式系统、测试控制模块、至少2个基波的方波组合单元、测试接口、滤波放大模块、数据采集模块组成，嵌入式系统分别与测试控制模块和数据采集模块连接，测试控制模块分别连接至少2个基波的方波组合单元、测试接口、滤波放大模块和数据采集模块，至少2个基波的方波组合单元与测试接口连接，测试接口通过滤波放大模块与数据采集模块连接。
3.根据权利要求2所述的采用组合方波扫频测试频域特性的装置，其特征在于，所述的至少2个基波的方波组合单元由波形控制逻辑、增量存储器A、周期累加器A、增量存储器B、周期累加器B、信号开关和叠加逻辑组成，波形控制逻辑分别连接增量存储器A、周期累加器A、增量存储器B、周期累加器B和信号开关，增量存储器A连接周期累加器A，增量存储器B连接周期累加器B，周期累加器A和周期累加器B的多路频率信号分别连接到信号开关，周期累加器A和周期累加器B分别连接叠加逻辑。
5.根据权利要求2所述的采用组合方波扫频测试频域特性的装置，其特征在于，所述的嵌入式系统由中央处理器、动态随机存储器、快闪存储器、扩展接口、网络接口和串行接口组成，中央处理器直接连接串行接口，并通过数据地址控制总线分别连接动态随机存储器、快闪存储器、扩展接口和网络接口。
6.根据权利要求2所述的采用组合方波扫频测试频域特性的装置，其特征在于，所述的测试控制模块由总线缓冲器、定时器、方波控制逻辑、接口控制逻辑、放大控制逻辑、采集控制逻辑组成，定总线缓冲器分别与定时器、方波控制逻辑、接口控制逻辑、放大控制逻辑和采集控制逻辑连接。
7.根据权利要求2所述的采用组合方波扫频测试频域特性的装置，其特征在于，所述的测试接口由端口1、端口2、切换电路、输入匹配电路、激励信号功放电路、继电器控制驱动电路组成，切换电路分别与端口1、端口2、输入匹配电路、激励信号功放电路和继电器控制驱动电路连接，继电器控制驱动电路分别连接输入匹配电路和激励信号功放电路。
8.根据权利要求2所述的采用组合方波扫频测试频域特性的装置，其特征在于，所述的为滤波放大模块由输入隔离电路、放大电路和滤波电路组成，输入隔离电路连接放大电路，放大电路连接滤波电路。
全文摘要
本发明涉及一种采用组合方波扫频法测试频域特性的方法和装置，测试方法由测试初始化、功能参数设置、激励信号输出、时域采样、放大调整、数据处理、测试结果输出各步骤组成。装置电路由嵌入式系统、测试控制模块、方波组合单元、测试接口、滤波放大模块、数据采集模块组成。本发明与同类装置所采用的正弦波扫频测试的方法不同点为第一，组合方波扫频激励信号由2个或更多的频率为基波的方波信号叠加而成。第二，在Fourier变换得到的数据中选择激励信号基波频率对应的频点数据作为频域采样的输出和输入电压数据，计算相应测试操作的结果数据。本发明的优点是提高了装置的使用可靠性和使用效率，提高了测试精度。
文档编号G01R31/08GK101034130SQ20071003685
公开日2007年9月12日 申请日期2007年1月26日 优先权日2007年1月26日
发明者金少舫 申请人:上海欣泰通信技术有限公司