专利名称：测量和控制电压差的电路的制作方法
技术领域：
单个电压的控制必须非常精确。通常电压测量精度必须达到几个毫 伏。这一控制通常是在电池管理电子电路的基础之上进行的。这些电路的 功能首先是分别测量每个电池的电压，然后对绝对电压(因为爆炸风险) 或者相对于其它电池的相对电压(避免各个电池的老化程度不同)有可能 太高的所有电池进行放电。
图4是低电平到高电平变换电路的示意图；
图5是高电平到低电平变换电路的示意图；
-这次在基片上直接形成的是元件Tnl、 Tn2、 Tn3、 Tn4、 II、 12， 在阱HVNW中形成的是元件Qpl、 Qp2和13，这个阱和包括测量单元CMi 的所有电路元件的那个一样，因此，与包括BHi的那个一样；图6中的集成电路部分说明实际上制作逻辑电平变换电路BHi的方 式。在例如在其上部包括P型外延有源层的P+型基片中形成集成电路10。 这个图没有按比例画出。没有画出这个基片上形成的电路元件，例如控制 电路CC的元件。它们都由第一电池B1的电压Vo和电压、之间供电。让 基片保持电位Vo，例如通过P+型局部表面扩散上形成的触点。N型的扩散 深阱HVNW包括与电池Bi有关的测量单元CMi的所有电路元件。通过在 N+型局部表面扩散上的触点，它被保持到电位Vi。在这个阱中形成图4的 晶体管Tpl这种PMOS晶体管。可以在阱HVNW内的扩散阱P里制作 NMOS晶体管(例如对于基于PMOS和NMOS的反相器II和12)。对应于 图4所示晶体管Qnl的晶体管Qnl包括基片中连接到电位Vo并且扩散的 N+型源极，以及通过在N型阱内的N+型扩散形成的漏极，这种扩散在掺 杂和深度上能够与阱HVNW的扩散相似，但是它不形成后者的一部分。这 个Qnl的沟道阱具有位于源极区域和漏极区域之间晶体管栅极下面的边 界。在这个栅极下面，它留下了与源极邻接的P型沟道区域。这种高电压 晶体管Qnl的沟道("漂移mos"类型)被绝缘栅覆盖，因此在某种意义上 包括两部分邻近源极的P型基片部分和邻近漏极的N型部分。图8是用于控制一组3个子组的三个集成电路10a、 10b、 10c的级
联设置，每个子组由8个电池构成。三个集成电路在微处理器(全局管理 电路)的统一控制之下。微处理器的主要功能是向各种集成控制电路提供 必要的各个电池的电压测量命令，收集根据这些命令测量得到的数值，利 用它们来从绝对和相对方面验证这些值，并且为各个电池发布放电命令。电路之间的通信通过SPI (串联/并联/接口)型总线进行，因此能够 将级联电路连接成互成主从关系，其中上游的电路为主，下游的电路为从。 相对于第一微片10a，微处理器是主。同样，每个集成电路都包括与下游电路的三个连接用于发布命令 和同步时钟给下游电路的连接MOSI一B和CLK一B，用于从下游电路接收数 据的连接MISO—B。命令和数据通过参考
图1介绍的控制电路CC从一个电路到达另一 个电路(这个电路基本上是用于寻址并为命令和数据进行路由的电路，也 是确保在SPI总线上进行交换的协议的电路)。因此这些命令、时钟和数据 能够从一个微片到达另一个，虽然相邻微片的基片处于非常不同的电位(电位差是电池电压的N倍)，优选为电平变换电路提供有些特别的布局，类似 于己经描述的布局，但是其中的变换电路被两个微片共享，而不是被基片 和阱共享。共享是在高电压MOS晶体管的漏极的位置进行的，该晶体管的 漏极连接到低电压互补晶体管漏极。晶体管之一在微片上，其漏极连接到 MOSI或MISO的连接端子，另一个在另一微片上，其漏极连接到对应的连 接端子。图9说明一个示例性的电路，这个电路能够将微片10i中生成的逻 辑信号发送给相邻微片10i+l。第一个在电压Vw和高于Vw的电压Vi之间 供电；第二个在电压Vi和高于Vi的电压Vw之间供电。在第一微片的节点 S上生成逻辑信号，必须将它传送到第二微片的节点S'上，这一传送是通 过图8所示第一微片的外部端子MOSI—B和第二微片的外部端子MOSI一A 进行的。对于相反方向的通信，电路的本质相同，只需要翻转电压和电流极 性以及晶体管类型(在传递到更高电位的微片的情形中，MOS晶体管是 NMOS)。但是，对于从较高电源电压的第一微片向较低电源电压的第二微 片这一相反方向的通信，优选为第二微片的运算放大器的正输入端进行配 置，这个正输入端要连接到两个微片的公共电源电位而不是第二微片的电 源电位之间的平均值，从而避免第二微片在基片电位以下的电压工作。在前面考虑了阱是P基片中N型深扩散的阱。如果基片是N型的， 当然需要翻转极性和掺杂类型。另外，可以按照不同的方式定义这些阱， 而不是与基片的掺杂不同。SOI型基片上包括氧化硅绝缘埋入层的电路都是 这样。包围半导体区并且与下降到绝缘层的厚氧化硅区使得阱的定义成为 可能。这一点适用于保持到相应电池低电位的全局阱，而不适用于构成沟 道和漂移mos晶体管的漏极的N或P型局部区域。后面那些区域保持具有 所表明掺杂的已扩散区域。
权利要求
1.一种电子电路，用于控制串联的一组k*N个电池，k是大于或等于1的整数，N是大于1的整数，该电子电路包括k个集成控制电路微片，每个微片都与串联的N个电池构成的一个子组相关联，其特征在于-每个控制微片(10)包括连接到这组N个电池最末端端子的基片，以及所述基片中形成的控制电路(CC)；-每个微片包括N个电压测量和放电控制单元(CMi)，每个电压测量和放电控制单元都由相应的电池(Bi)供电，并提供该电池的电压的数字测量结果，每个单元都能够从所述控制电路接收控制命令，该控制命令命令对该电池进行部分放电，并在收到这个命令时建立与该电池并联的电流放电路径；-除了可以选择地N个电池构成的这个子组的第一个单元以外，每个单元都在相应的阱(HVNW)中制作，该阱与所述微片的基片绝缘，并且与对应于其它单元的阱绝缘，这个阱保持与该单元有关的电池的端子之一的电位(Vi)；-每个单元与一个电压电平变换电路(HBi、BHi)相关联，从而允许逻辑电平在通过电池供电的单元和所述基片中形成的控制电路之间传输，所述电平变换电路包括在与所述单元有关的阱中形成的部分和在所述基片中形成的部分。
2. 如权利要求l所述的电子控制电路，其特征在于每个单元是在所述 基底中扩散的相应阱中制作的。
3. 如权利要求l所述的电子电路，其特征在于所述微片的所述基片 是包括埋入的绝缘层的SOI类型的基片，其特征还在于那些阱由这一层在 它们的下部以及由和所述绝缘层一样深的绝缘区在它们的周边界定。
4. 如权利要求1到3之一所述的电子电路，其特征在于所述电平变 换电路包括用于降低所述逻辑信号的共模电压的部分(HBi)和用于提高所述逻辑信号的共模电压的部分(BHi)。
5. 如权利要求4所述的电子电路，其特征在于所述电平变换电路包 括支持高电压的晶体管，所述晶体管包括位于绝缘栅下源极区和漏极区之 间被划分成两个部分的沟道，第一部分包括N型区域和P型区域，这些区 域之一包括构成所述漏极的局部表面扩散。
6. 如以上权利要求中之一所述的电子电路，其特征在于所述控制微 片包括分别连接到那些电池的端子的N+ 1个输入端，连接到上游微片的三个连接端子以及连接到下游微片的三个连接端子，每个微片作为前一微片 的从微片，并且作为后一微片的主微片，以便级联各个微片来控制每组N 个电池的几组。
7. 如权利要求6所述的电子电路，其特征在于第一微片和第二微片之间的逻辑信号的传递是通过利用支持高电压的晶体管在所述两个微片的 两个对应端子(MISO—B、 MISO—A)之间切换电流来完成的，那些端子由所述第二微片用非常低的阻抗保持固定电位。
全文摘要
本发明涉及用于管理串连电压差的电路。为了分别控制串连电压源的电压差，提供一种集成控制电路，用于串联的一组N个源(Bi)。这个电路包括N个放电控制和测量单元(CMi)，这些单元在分开的阱中制作，与基片绝缘，并且与其它阱绝缘。这些单元通过电平变换电路(BHi、HBi)连接到基片中形成的电路，电平变换电路具有阱内的部分和阱外的部分。这些电路使用能够承受几十伏电压的晶体管。如果希望控制一组k*N个源，k＞1，这些集成电路可以级联在SPI总线上。
文档编号G01R31/36GK101410721SQ200780011087
公开日2009年4月15日 申请日期2007年3月29日 优先权日2006年3月31日
发明者L·埃斯普诺, M·杜尔, P-A·皮农斯利, S·勒布雷顿, T·马松 申请人:E2V半导体公司