专利名称：具有增强灵敏度的压力传感器的制作方法
技术领域：
实施例涉及传感器以及压阻感应元件。 例另外还涉及实施用于产生双极性晶体管、 处理。
实施例还涉及双极性晶体管。实施 压敏电阻器以及复合隔膜的半导体
背景技术：
现有的技术提供了具有复合隔膜和压阻元件的压力传感器(pressure transducer)。于此结合作为参考的美国专利6,528,340和6,796,193都公开了，具
有复合隔膜和压敏电阻器的压力传感器。通过一系列半导体处理步骤在衬底上 形成复合隔膜和压敏电阻器的系统和方法也被公开。
现有的技术提供了压力在复合隔膜上产生伸缩或应变的压力传感器。伸缩 或应变的量影响压敏电阻器的电阻。在一个传感器中，压敏电阻器附着于复合 隔膜。在另一个传感器中，压敏电阻器直接形成在衬底上。压敏电阻器则可被 电构造为依赖于复合隔膜上的伸缩或应变的量接受输入电压以及产生输出电 压。
在一些应用中，输出电压可被利用模数转换器或其它装置直接测量。测量 结果随后可被表达为压力读数。在其它应用中，输出电压在其能被测量出之前 必须被放大。模拟电路领域的技术人员知道许多不同的可用于放大输出电压的 放大器电路。例如，附着于复合隔膜的四个压敏电阻器可被电构造为惠斯通电 桥以产生高质量的输出电压，其被传递给不同的放大器进行放大。
从传感器传递信号给放大器在信号中增加了噪声。因此，尽可能接近传感 器放大输出电压是有利的。此处的实施例公开了，通过使放大器电路元件非常 邻近于复合隔膜和压敏电阻器定位，直接解决了现有系统和方法的缺陷。
发明内容
下面的概述提供用于易于理解只有实施例才有的一些创新性特征，并不意味着完整的说明。完整的理解实施例的各个方面可通过将整个说明书、权利要 求、附图以及摘要作为一个整体来获得。
因此，实施例的一方面是获得具有顶部和底部的衬底。衬底可为半导体晶 片，诸如，在半导体处理中普遍使用的p型衬底。
实施例的另一方面是在衬底顶部中制造扩散区。例如，注入机可用于在P 型衬底中产生n型扩散区。外延层随后形自顶部上。当外延层形成时，扩散
区扩展到外延层中。例如，当n型外延层在先前所述的p型衬底上形成时，n 型扩散区扩展到n型外延层中。
实施例的又一方面是在外延层中形成结隔离以制造晶体管区。晶体管区位 于扩散区上且在结隔离中。在晶体管区中制造集电极、基极和发射极导致双极 性晶体管的形成。半导体处理领域的技术人员熟知结隔离、集电极、基极和发 射极的形成以产生双极性晶体管。
实施例的再一方面是通过蚀刻底部形成复合隔膜。诸如那些在结合参考的 美闺专利6,528,340和6，796,193中使用的蚀刻方法，可在带有外延层和扩散区 的衬底内蚀刻图案成为蚀亥,(etchstop)。这样， 一些扩散区变为晶体管元件， 而其它的变为复合隔膜元件。结果同时产生了晶体管和复合隔膜。
附图中，贯穿不同视图的类似的附图标记指示同样的或功能类似的元件， 且附图结合于说明书中并形成说明书的一部分，附图与背景技术、发明内容以 及具体实施方式
一起用于进一步解释本发明，以阐明本发明的原理。
图1示出了根据实施例方面的压力传感器；
图2示出了根据实施例方面的扩散区的平面图3示出了根据实施例方面的带有扩散区的叠层；
图4示出了根据实施例方面的带有扩散区和外延层的叠层；
图5示出了根据实施例方面的带有扩散区、结隔离、引出部(leadout)以 及外延层的叠层；
图6示出了根据实施例方面的带有扩散区、结隔离、引出部、压敏电阻器、
晶体管元件以及夕卜延层的叠层；
图7示出了根据实施例方面的结隔离、引出部、压敏电阻器、晶体管以及外延层的平面图8示出了根据实施例方面的从衬底底部看到的复合隔騰
图9示出了根据实施例方面的用于同时产生复合隔膜和晶体管的高级流程
图；以及
图10示出了根据实施例方面的用于同时产生复合隔膜、压敏电阻器以及晶 体管的高级流程图。
具体实施例方式
在这些非限定示例中所讨论的具体值和结构可变化，且仅仅被弓间来阐明 至少一个实施例，且并不意歸限定其范围。总体来说，附图没有按比例绘制。
图1示出了根据实施例方面的压力传感器。p型衬底101具有n型扩散区 102， 103。 n型外延层113覆盖衬底101。扩散区102， 103已经略微扩展到外 延层113中。包含p型材料的结隔离104在一些扩散区102上形成晶体管区域。
叩n晶体管具有p型基极106， n型发射极108和n型集电极07。 p叩晶 体管只有p型发射极109 ， p型集电极110和n型基极111。
p型材料的引出部05位于压敏电阻器结构112的任一侧。压敏电阻器结 构112可为单个压敏电阻器，可能呈迂回形(s邵entine)或對以的图案，或者 可为串联或并联的一组压敏电阻器。弓l出部105在压敏电阻器结构的任一侧提 供方便的电连接。
线可被接合到引出部、基极、集电极和发射极或可替换地利用普通半导体 处理技术形成。例如，铝线可通过包括沉积、光刻和蚀刻的一系列步骤制造。 半导体处理领域的技术人员知晓许多用于在管芯上的元件间形成线连接的技 术。
图2示出了根据实施例方面的扩散区102， 103的平面图。衬底IOI己经被 处理成产生扩散区102， 103。 一些扩散区102将成为晶体管元件。其它扩散区 103将成为复合隔膜元件。
图3示出了根据实施例方面的带有扩散区102， 103的叠层。半导体处理领
域的技术人员经常使用叠层来阐明如何在衬底上形成，层叠以及图案化材料。 在图3中，n型扩散区102， 103形成在p型衬底101的顶部中。
图4示出了根据实施例方面的带有扩散区102， 103和外延层113的叠层。图4的叠层示出了在图3的叠层上形成外延层113的结果。注意，扩散区102， 103已经略微扩展到外延层113中。
图5示出了根据实施例方面的带有扩散区102， 103，结隔离104，弓l出部 105和外延层113的叠层。图5的叠层示出了 p型结隔离104和p型引出部105 形)tt图4的叠层中。
图6示出了根据实施例方面的带有扩散区102， 103，结隔离104，弓l出部 105，压敏电阻器112，晶体管元件和外延层]13的叠层。图6中的fijl示出了 晶体管元件和压敏电阻器112在图6的叠层中的形成。在n型外延层113中的P 型扩散可被用于制造压敏电阻器112， p叩晶体管的发射极109， p叩晶体管的 集电极110和叩n晶体管的基极106。
图7示出了根据实施例方面的结隔离104，引出部105，压敏电阻器112， 晶体管和外延层113的平面图。图7为图1中所示的元fl^的平面图。图1的叠 层示出了在n型扩散被用于形成npn晶体管的划寸极108和集电极107以及p叩 晶体管的SI及111之后的图6中的叠层。
图8示出了根据实施例方面的从衬底101底部看到的复合隔膜。该复合隔 膜具有选^f性地加强 咸薄区801的凸起(boss) 802和条形物(batten) 803。衬 底101底部的图案化的蚀刻仅仅蚀刻p型材料。减薄区801 ，凸起802和条形物 803为n型，因此不被蚀亥lj。所涉及的参考文献，美国专利6,528,340和美闺专 利6,796,193，也细述了复合隔膜的形成。
图9示出了根据实施例方面的用于同时产生复合隔膜和晶体管的高级流程 图。在开始901之后，获得衬底902。制造扩散区903，随后是外延层904。形 成结隔离905，其后形成晶体管906。最后，在工艺结束908前，底部被t虫刻以 形成复合隔膜907。
图10示出了根据实施例方面的用于同时产生复合隔膜，压敏电阻器和晶体 管的高级流程图。除了增加的两个步骤之外，图10的流程图對以于图9的流程 图。形成引出部IOOI以及形成压敏电阻器1002。如所示，在结隔离905之前形 成引出部IOOI，而实际上，可在形成结隔离905之前或之后形成引出部1001。 對以地，图10示出了在晶体管906之前形成压敏电阻器1002，而实际上，形成 压敏电阻器1002可在形成晶体管906之前或之后。
要理解，上述公开的变形和其它的特征以及功能，或者其替换，可期望合并成许多其它不同的系统或应用。而且其中的可能随后又被本领域技术人员作 出的各禾中目前没预测到的或预料到的替换、修改、变化或改进也被随后的权利 要求所包括。
权利要求
1、一种方法，包括获得包括顶部和底部的衬底；在顶部中形成扩散区；在顶部上形成外延层使得扩散区扩展到外延层中；形成结隔离以在扩散区的至少一个上产生至少一个晶体管区；在晶体管区的至少一个中形成至少一个双极性晶体管，其中，每个双极性晶体管包括基极、发射极和集电极；以及蚀刻背面以形成复合隔膜，由此同时产生晶体管和复合隔膜。
2、 权利要求l的方法，其中，所述至少一个双极性晶体管中的至少一个为 npn双极性晶体管。
3、 权利要求l的方法，其中，所述至少一个双极性晶体管中的至少一个为 pnp双极性晶体管。
4、 权利要求l的方法，其中，所述衬底为p型衬底，所述外延层为n型外延层，a其中，所述扩散区为n型扩散区。
5、 权利要求4的方法，其中，所述至少一个双极性晶体管中的至少一个为 npn双极性晶体管，且其中，形成npn双极性晶体管包括形成p型材料的基极；以及形成集电极和发射极，其中，集电极和发射极包含n型材料，且其中， 发射极包含在基极内的大量n型材料。
6、 权利要求4的方法，其中，所述至少一个双极性晶体管中的至少一个为 pnp双极性晶体管，且其中，形成pnp双极性晶体管包括形成p型材料的集电极和发射极；以及 形成n型材一料的基极。
7、 一种方法，包括 获得包括顶部和底部的衬底； 在顶部中形成扩散区；在顶部上形成外延层使得扩散区扩展到外延层中； 形成至少两个引出部；形成结隔离以在扩散区的至少一个上产生至少一个晶体管区； 形成包括本体、第一端和第二端的至少一个压敏电阻器，其中，第一端 电连接于第一引出部，且第二端电连接于第二引出部；在晶体管区的至少一个中形成至少一个双极性晶体管，其中,每个双极性晶体管包括基极、发射极和集电极；以及蚀刻背面以形成复合隔膜，由此同时产生晶体管、压敏电阻器和复合隔膜。
8、 权利要求7的方法，其中，所,少一个双极性晶体管中的至少一个为 npn双极性晶体管。
9、 权利要求7的方法，其中，所述至少一个双极性晶体管中的至少一个为 p叩双极性晶体管。
10、 权利要求7的方法，其中，所述衬底为p型衬底，所述外延层为n型 外延层，且其中，所述扩散区为n型扩散区。
11、 权利要求10的方法，其中，所述至少一个双极性晶体管中的至少一个 为叩n双极性晶体管，且其中，形成叩n双极性晶体管包括形成p型材料的基极；以及形成集电极和发射极，其中，集电极和发射极包含n型材料，且其中，发 射极包含在基极内的大量n型材料。
12、 权利要求10的方法，其中，所述至少一个双极性晶体管中的至少一个 为p叩双极性晶体管，且其中，形成p叩双极性晶体管包括形成p型材料的集电极和^M极；以及 形成n型材料的基极。
13、 权禾腰求7的方法，其中，形成至少一个压敏电阻器包括，在外延层中形成p型扩散。
14、 一种系统，包括 包括顶部和底部的衬底；在顶部上的外延层和在顶部内的扩散区，其中，扩散区延伸到外延层中； 结隔离，其包围扩散区中的至少一个以产生晶体管区； 至少一个压敏电阻器，其包括本体、第一端和第二端，其中，第一端电 连接于第--引出部，第二端电连接于第二引出部；在晶体管区的至少一个内的至少一个双极性晶体管，其中，*双极性 晶体管包括基极、划寸极和集电极；以及在背面中蚀刻的通道，用以形成复合隔膜。
15、 权利要求14的系统，其中，所述至少一个双极性晶体管中的至少一个 为npn双极性晶体管。
16、 权利要求14的系统，其中，所述至少一个双极性晶体管中的至少一个 为pnp双极性晶体管。
17、 权利要求14的系统，其中，所述衬底为p型衬底，所述外延层为n 型外延层，且其中，所述扩散区为n型扩散区。
18、 权利要求17的系统，其中，所述至少一个双极性晶体管中的至少一个 为npn双极性晶体管，其中，所述集电极包括大量n型材料，所述基极包括大 量p型材料，所述^l寸极包括在基极内的大量n型材料。
19、 权利要求17的系统，其中，所述至少一个双极性晶体管中的至少一个 为pnp双极性晶体管，其中，所述集电极包括大量p型材料，所述基极包括大 量n型材料，所述^l抖及包括大量p型材料。
20、 权利要求14的系统，其中，所述至少一个压敏电阻器中的至少一个的 本体包括在外延层中的p型区。
全文摘要
不能节省成本地制造具有足够大的全刻度输出以对接控制电子装置的硅压敏电阻器低压力传感器。产生足够的跨度所需的隔膜的尺寸以及由此的管芯的尺寸使得管芯的成本得到抑制。同时，以通常的一系列的半导体处理步骤形成晶体管和复合隔膜提供了紧密邻近的传感元件和放大元件。晶体管可被构造为放大由位于复合隔膜的压敏电阻器产生的电压或电流以产生足够大的输出以与控制电子装置对接。同样地，较小的管芯结果产生节省成本的传感器。
文档编号G01L9/00GK101416038SQ200780011746
公开日2009年4月22日 申请日期2007年4月6日 优先权日2006年4月7日
发明者C·E·斯图尔特, P·G·汉库克 申请人:霍尼韦尔国际公司