专利名称：一种使片上系统进入测试模式的装置及方法
技术领域：
本发明属于集成电路领域，尤其涉及一种使片上系统进入测试模式的装置 及方法。
背景技术：
近年来，片上系统(System on Chip, SoC )逐渐发展成为 一种业界产品的 设计趋势，特别是在消费类电子领域，SoC由于集成装置级产品的大部分或全 部功能，使得装置级成品更适于便携，同时也大大降低了成本。如图l所示的 SoC就集成了 CPU 、数字信号处理器(Digital Signal Processor, DSP)、直接 内存访问(Direct Memory Access, DMA)、存储器(MEM)、音频编解码器 (AUDIO CODEC )、视频加速器(Video Processing Accelerator, VPA)等等， 然而复杂的装置使得测试/调试也更加复杂且耗时长久。
为了测试方便，降低测试复杂度，往往需要把测试分为多种模式，每种模 式用来测试特定的;f莫块或者特定的测试项，如图2所示，可以在tmodel来专门 测试CPU,在tmode2专门测试DSP，在tmode3专门测试memory,而在tmode4 专门做scan链方面的测试等等，这样多测试模式越来越成为SoC测试装置中的 必选，而且随着SoC集成功能的增多，测试;漠式的增多也是必然。
随着测试模式的增多，我们往往需要装置提供更多的inputpin (输入引脚) 来支持进入各个独立的测试模式，图3示出了一种最直观的控制测试模式的方 式，即通过对pinl/pin2/pin3/pin4做逻辑译码来控制进入TESTMODE(测试模式) tmodel/tmode2/tmode3/tmode4中的一种，其中最简单的一种实现如下
wire tmode 1 — pin 1;
wire tmode2= pin2;
wire tmode3= pin3; wire tmode4= pin4;
很明显该方式随测试模式的增多大量消耗本不富裕的pin资源，特别在小 尺寸封装时这是一个非常严重的问题。
业界现在常用的一种方法是通过增加一测试控制pin TEST来控制其他pin 复用为TESTMODE选择信号，这样明显的好处是将pin的测试模式与正常工 作模式独立开来。如图4所示，pinl/pin2/pin3/pin4在TEST-l时用逻辑译码器 decode控制tmodel/tmode2/tmode3/tmode4;而在TEST=0时此4个pin对应其正 常功能，即该SoC正常工作时各个pin的功能，实现如下。
wire tmodel= test & pinl;
wire tmode2= test & pin2;
wire tmode3= test & pin3;
wire tmode4= test & pin4;
但是此方法虽然通过复用来实现了减少pin的数目，但同时其相应pin的 控制也较复杂，对高速pin不利；而且随着TESTMODE的增多，仍然会需要 越来越多的pin,此外我们需要找更多适于复用的pin也是一个难事。
发明内容
本发明实施例的目的在于提供一种使片上系统进入测试模式的装置及方 法，以实现使用较少的pin来控制SoC的测试模式。
本发明实施例是这样实现的， 一种使片上系统进入测试模式的装置'所述 装置包括
测试模式选择信号发生单元，用于产生一测试模式选择信号；以及 测试模式信号解析单元，用于对所述测试才莫式选择信号发生单元产生的测
试模式选择信号进行解析，并根据解析结果控制待测SoC进入相应的测试模式， 其内置于待测SoC中。 进一步地，所述测试模式信号解析单元通过待测SoC的一复用的输入引脚
接收所述测试模式选择信号发生单元产生的测试模式选择信号，所述装置进一
步包括
SoC工作模式切换单元，用于根据外部切换信号控制SoC在正常工作模式 和测试才莫式之间切:换。
进一步地，所述测试模式信号解析单元为一移位计数器，用于计算所述测 试模式选择信号由高电平向低电平或由低电平向高电平的跳变次数，根据计算 结果控制待测SoC进入相应的测试模式。
进一步地，所述移位计数器由多个级连的寄存器和一或非门组成，其移位 脉冲输入端与所述测试模式选择信号发生单元连接，控制端与所述SoC工作模 式切换单元连接，其各级寄存器输出端与SoC的各个测试模式触发端——连接。
进一步地，所述测试模式信号解析单元用于获取所述测试模式选择信号的 占空比信息，根据所述占空比信息控制待测SoC进入相应的测试模式；所述测 试模式信号解析单元预先存储有不同的占空比与不同的测试模式之间的对应信 息。
本发明实施例的另 一 目的在于提供一种使片上系统进入测试模式的方法， 所述方法包括以下步骤
接收外部输入的测试模式选择信号；
对所述测试模式选择信号进行解析，并根据解析结果进入相应的测试模式。 进一步地，在所述产生一测试模式选择信号的步骤之前，所述方法进一步 包括
根据外部切换信号控制SoC在正常工作;漠式和测试模式之间切换； 所述对所述测试纟莫式选择信号进行解析，并#4居解析结果进入相应的测试
模式的步骤具体为
通过待测SoC的一复用的输入引脚接收所述测试模式选择信号，对所述测 试模式选择信号进行解析，并根据解析结果进入相应的测试模式。
进一步地，所述对所述测试模式选择信号进行解析，并根据解析结果进入
相应的测试模式的步骤具体为
计算所述测试模式选择信号由高电平向低电平或由低电平向高电平的跳变 次数，根据计算结果控制待测SoC进入相应的测试模式。
进一步地，所述对所述测试模式选择信号进行解析，并根据解析结果进入 相应的测试模式的步骤具体为
获取所述测试模式选择信号的占空比信息，根据所述占空比信息控制待测 SoC进入相应的测试才莫式。
本发明实施例中，在测试模式下可以通过一个复用或独立的输入引脚接收 测试模式选择信号，根据该测试模式选择信号的电平变化次数或占空比来达到 设定测试模式的目的，从而实现了使用较少的pin来控制SoC的测试模式，大 大减少了测试模式下的pin成本，通用性、可操作性强，简单易用，提高了测 试效率。
图1是现有技术提供的一款SoC的结构原理图2是现有技术提供的SoC的测试模式划分示意图3是现有技术提供的第一种SoC的测试原理示意图4是现有技术4是供的第二种SoC的测试原理示意图5是本发明实施例提供的使片上系统进入测试模式的方法的实现流程
图6是本发明实施例提供的使片上系统进入测试模式的装置的结构原理
图7是图6中测试模式信号解析单元的一种实现方式示意图。
具体实施例方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅 仅用以解释本发明，并不用于限定本发明。
本发明实施例中，在测试模式下通过一个复用的输入引脚接收测试模式选 择信号，根据该测试模式选择信号的电平变化次数来达到设定测试模式的目的。
图5示出了本发明实施例提供的使片上系统进入测试模式的方法的实现流 程，详述如下
在步骤S501中，接收外部输入的测试模式选择信号。
本发明实施例中，可以通过一个独立输入引脚接收该测试模式选择信号， 也可以通过一个复用的输入引脚在SoC测试模式下接收测试模式选择信号，而 在SoC正常工作模式下，该输入引脚为其正常功能。
在步骤S502中，对所述测试模式选择信号进行解析，并根据解析结果进入 相应的测试才莫式。
在步骤S502之前，还可以包括一步骤根据外部切换信号控制SoC在正
常工作模式和测试模式之间切换。
本发明实施例中，可以计算测试模式选择信号由高电平向低电平的跳变次 数，也可以计算测试模式选择信号由低电平向高电平的跳变次数，根据计算结 果控制进入相应的测试模式，如次数1表示进入tmodel;次数2表示进入tmode^ 次数3表示进入tmode3;次数4表示进入tmode4;次数n表示进入tmoden等等， 从而可以^艮容易地实现依次进入多个测试模式，其中可以通过一计数器进行计 数，当需要更多地测试模式时，只需增加计数器的位宽即可，而不再需要多占 用任何额外的引脚，为避免毛刺，计数器可以为移位计数器。
应当理解，具体实施时还可以采用其他的对测试模式选择信号的解析方式 来控制进入相应的测试模式，例如获取测试模式选择信号电平的每一次的跳变 次数信息，获取测试模式选择信号的占空比信息等，后者通过设置不同的占空 比对应不同的测试模式来实现，即需要预先设置不同的占空比与不同测试模式
之间的对应信息。
然后就可以对该测试才莫式对应的测试项进^f于测试。
图6示出了本发明实施例提供的片上系统的测试装置的结构原理，为了便 于描述，仅示出了与本实施例相关的部分，其中SoC工作模式切换单元61和 测试模式选择信号发生单元63可以为软件单元、硬件单元或者软硬件结合的单 元。
SoC工作模式切换单元61根据外部切换信号控制SoC 62在正常工作模式 和测试模式之间切换，当SoC工作模式切换单元61切换为测试才莫式(TEST) 后，测试模式选择信号发生单元63产生一测试模式选择信号并输入至SoC 62, 本发明实施例中，SoC 62可以通过一个复用的输入引脚PINM在SoC测试模式 下接收测试模式选择信号，而在SoC正常工作模式下，该输入引脚为其正常功 能。SoC62中的测试模式信号解析单元621对测试模式选择信号进行解析，并 才艮据解析结果进入相应的测试模式，然后对该测试模式对应的测试项进行测试。
作为本发明的一个实施例，测试模式信号解析单元621可以为一计数器， 通过计算测试模式选择信号由高电平向低电平的跳变次数，或者计算测试模式 选择信号由低电平向高电平的跳变次数，根据计算结果控制进入相应的测试模 式，如次数1表示进入测试模式tmodel;次数2表示进入测试模式tmode2;次 数3表示进入测试模式tmode3;次数4表示进入测试模式tmode4;次数n表示进 入测试模式tmoden等等，从而可以很容易地实现依次进入多个测试模式，当需 要更多地测试模式时，只需增加该计数器的位宽即可，而不再需要多占用任何 额外的引脚，为避免毛刺，该计数器可以为移位计数器。
作为本发明的另一个实施例，测试;漠式信号解析单元621还可以通过获:f又 测试模式选择信号的占空比信息来控制进入不同的测试模式，测试模式信号解 析单元621中预先存储有不同的占空比与不同的测试模式之间的对应信息。
图7示出了图6中测试^t式信号解析单元621的一种实现方式，为采用4氐 电平有效，测试模式信号解析单元621为一移位计数器。该移位计数器由多个 级连的寄存器和一或非门6211组成，其移位脉冲输入端与测试模式选择信号发 生单元63连接，控制端与SoC工作模式切换单元61连接，其各级寄存器输出 端与SoC的各个测试模式触发端——连接。当进入测试模式之前，移位寄存器 被初始化为0;当SoC工作模式切换单元61切换为测试模式后，测试模式选择 信号发生单元63产生一测试模式选择信号，当该测试模式选择信号跳变次数为 1时，通过或非门6211往移位寄存器中的第一寄存器DFF1存入1，此时进入 与第一寄存器DFF1输出端相连接的测试模式tmodel;当该测试模式选择信号 跳变次数为2时，移位寄存器中的第二寄存器DFF2被移入1，此时进入与第 二寄存器DFF2输出端相连接的测试模式tmode2,依此类推。
本发明实施例中，在测试模式下通过一个复用的输入引脚接收测试模式选 择信号，根据该测试模式选择信号的电平变化次数或占空比来达到设定测试模 式的目的，从而实现了使用较少的pin来控制SoC的测试模式，大大减少了测 试模式下的pin成本，通用性、可操作性强，简单易用，提高了测试效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发 明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明 的保护范围之内。
权利要求
1、一种使片上系统进入测试模式的装置，其特征在于，所述装置包括测试模式选择信号发生单元，用于产生一测试模式选择信号；以及测试模式信号解析单元，用于对所述测试模式选择信号发生单元产生的测试模式选择信号进行解析，并根据解析结果控制待测SoC进入相应的测试模式，其内置于待测SoC中。
2、 如权利要求l所述的装置，其特征在于，所述测试模式信号解析单元通 过待测SoC的一复用的输入引脚接收所述测试模式选择信号发生单元产生的测 试模式选择信号，所述装置进一步包括SoC工作模式切换单元，用于根据外部切换信号控制SoC在正常工作模式 和测试坤莫式之间切换。
3、 如权利要求l所述的装置，其特征在于，所述测试模式信号解析单元为 一移位计数器，用于计算所述测试模式选择信号由高电平向低电平或由低电平 向高电平的跳变次数，根据计算结果控制待测SoC进入相应的测试模式。
4、 如权利要求3所述的装置，其特征在于，所述移位计数器由多个级连的 寄存器和一或非门组成，其移位脉冲输入端与所述测试模式选择信号发生单元 连接，控制端与所述SoC工作模式切换单元连接，其各级寄存器输出端与SoC 的各个测试^^莫式触发端——连接。
5、 如权利要求l所述的装置，其特征在于，所述测试模式信号解析单元用 于获取所述测试模式选择信号的占空比信息，根据所述占空比信息控制待测 SoC进入相应的测试模式；所述测试模式信号解析单元预先存储有不同的占空 比与不同的测试模式之间的对应信息。
6、 一种使片上系统进入测试模式的方法，其特征在于，所述方法包括以下 步骤产生一测试模式选择信号；对所述测试模式选择信号进行解析，并根据解析结果进入相应的测试模式。
7、 如权利要求6所述的方法，其特征在于，在所述产生一测试模式选择信 号的步骤之前，所述方法进一步包括根据外部切换信号控制SoC在正常工作模式和测试模式之间切换； 所迷对所述测试模式选择信号进行解析，并根据解析结果进入相应的测试模式的步骤具体为通过待测SoC的一复用的输入引脚接收所述测试模式选择信号，对所述测试模式选择信号进行解析，并根据解析结果进入相应的测试模式。
8、 如权利要求6所述的方法，其特征在于，所述对所述测试才莫式选择信号 进行解析，并才艮据解析结果进入相应的测试^^莫式的步骤具体为计算所述测试模式选择信号由高电平向低电平或由低电平向高电平的跳变 次数，根据计算结果控制待测SoC进入相应的测试模式。
9、 如权利要求6所述的方法，其特征在于，所述对所述测试模式选择信号 进行解析，并根据解析结果进入相应的测试模式的步骤具体为获取所述测试模式选择信号的占空比信息，根据所述占空比信息控制待测 SoC进入相应的测试模式。
10、 如权利要求8所述的方法，其特征在于，在所述获取所述测试模式选 择信号的占空比信息，根据所述占空比信息控制进入相应的测试模式的步骤之 前，所述方法进一步包括以下步骤设置不同的占空比与不同的测试模式之间的对应信息。
全文摘要
本发明适用于集成电路领域，提供了一种使片上系统进入测试模式的装置及方法，所述测试装置包括接测试模式选择信号发生单元，用于产生一测试模式选择信号；以及测试模式信号解析单元，用于对所述测试模式选择信号发生单元产生的测试模式选择信号进行解析，并根据解析结果控制待测SoC进入相应的测试模式，其内置于待测SoC中。本发明中，在测试模式下可以通过一个复用的或独立的输入引脚接收测试模式选择信号，根据该测试模式选择信号的电平变化次数或占空比来达到设定测试模式的目的，从而实现了使用较少的pin来控制SoC的测试模式，大大减少了测试模式下的pin成本，通用性、可操作性强，简单易用，提高了测试效率。
文档编号G01R31/28GK101387686SQ20081021704
公开日2009年3月18日 申请日期2008年10月22日 优先权日2008年10月22日
发明者王惠刚, 伟 肖 申请人:炬力集成电路设计有限公司