一种激光陀螺捷联系统的导航计算机的制作方法

专利名称：一种激光陀螺捷联系统的导航计算机的制作方法
一种激光陀螺捷联系统的导航计算机
(一) 技术领域 本发明涉及的是一种用于激光陀螺捷联系统的控制的装置。
(二)
背景技术：
随着微电子技术的飞速发展和嵌入式系统要求的提高，硬件集成度迅速增 长，以FPGA(Field-Programmable Gate Array)作为物理载体进行芯片设计的SoPC (System on Programmable Chip)设计方式已经兴起。近年来，使用惯性和其它信 息源实现组合导航的微小型导航系统得到了广泛应用，尤其在船舶导航和微小型 飞行器等领域取得长足发展。微小型导航系统对其核心设备——导航计算机提出 了较高的要求在保证较高的运算速度和精度的同时，其自身的体积、重量、功 耗应当足够的小，以适应小型化的需要。
目前，导航计算机的设计热点是采用个人计算机的处理器或PC/104工控机， 体积和功耗均不理想；采用DSP+MCU (或CPLD)的双结构方法利用了DSP擅长 运算而MCU (或CPLD)擅长控制的特点，但也存在着扩展的芯片较多，增大了 设计和调试的复杂度，作为主处理器的DSP和控制用的MCU (或CPLD)难以较 好的协调，耦合不够紧密。随着FPGA的不断发展，FPGA器件本身的集成度越来 越高，片内设计资源也越来越丰富，尤其是内嵌高性能处理器的FPGA的出现， 使高速数据处理和灵活接口控制的双重优点能集成于单个芯片。导航技术的发 展，促使导航系统的性能不断提高，成本不断下降。
导航计算机所需的数据处理、接口通信、模拟采集控制等功能集成在单一的 芯片内，系统的体积和功耗大幅降低，顺应了微小型系统对空间的苛刻要求，同 时片内设计的可靠性提高；利用丰富的IP库，在FPGA逻辑资源中可根据组合导 航应用场合对通信接口和信号采集功能的要求实现各种功能外设，使片上导航计 算机满足了多传感器组合导航和传感器余度配置对多接口的要求；在SoPC上选 用高性能处理器，并在FPGA逻辑资源中硬件实现部分算法，形成软硬件协同的 处理模式，可实现较好的实时性和较高的导航精度。
使用SoPC方法利用FPGA为载体，设计嵌入式导航计算机，改变了通用处理
4器主导导航计算机设计的格局，其软硬件协同的设计模式和可定制性更恰当的适 合了组合导航系统对处理能力和接口能力的要求，具有很强的应用价值和广阔的 应用前景。

发明内容
本发明的目的在于提供一种可以实现导航系统的小型化、单芯片化的 一种激 光陀螺捷联系统的导航计算机。 本发明的目的是这样实现的
是由FPGA主芯片内的数据采集模块、导航解算模块、包括串口和USB的 接口通信模块和SD卡数据存储模块，辅以电源电路、配置电路组成的；电源模 块提供工作电源，激光陀螺的输出信号经过FPGA内部的数据采集模块进行采 集，送至FPGA内部的导航解算模块，在导航解算模块中运行导航解算程序，解 算后的导航信息通过接口通信模块上传给PC和其他外设，导航信息通过SD卡 进行实时存储。
所述的电源电路包括；TPS75733的输入端连接由第二小磁珠L2和第七十九 电容C79、第八十电容C80构成输入端LC滤波，TPS75733的输出端连接有由 第九小磁珠L9和第八十三电容C83、第八十四电容C84构成的输出端的LC滤 波，产生FPGA所需要的3.3V接口电压；TPS75725的输入端连接有由第三小磁 珠L3和第八十五电容C85、第八十六电容C86构成的输入端LC滤波，TPS75725 的输出端连接有由第八小磁珠L8和第八十八电容C88、第八十九电容C89构成 的输出端LC滤波，辅以TPS75718，产生配置电路芯片XCF08P所需要的2.5V 和1.8V电压，TPS75718的输入端连接有由第五小磁珠L5和第九十五电容C95、 第九十六电容C96构成的输入端LC滤波，TPS75718的输出端连接有由第六小 磁珠L6和第九十八电容C98、第九十九电容C99构成的输出端LC滤波； TPS75701的输入端连接有由第四小磁珠L4和第九十电容C90、第九十一电容 C91构成输入端LC滤波，TPS75701的输出端连接有由第七小磁珠L7和第九十 三电容C93、第九十四电容C94构成输出端的LC滤波，产生FPGA内核所需要 的1.2V电压。
所述的配置电路为配置电路的连接关系是采用配置芯片和FPGA的各个引 脚的网络标号的形式来连接的，其中，HSWAP通过第四电阻R4下拉；DIN与PROM的DO引脚相连；INIT—B和PROM的OE/RESET引脚相连；DONE连接 到PROM的CE引脚；PROG—B连接到PROM的CF引脚；CCLK通过第五电 阻R5上拉；拨码开关SI通过上拉电阻第六电阻R6、第七电阻R7、第八电阻 R8接入M2、 Ml、 M0模式选择引脚；主串接口 P—JTAG的TMS、 TCK禾口 TDO 引脚分别接入FPGA的TMS、 TCK和TDO弓l脚；JTAG接口 F_JTAG的TMS、 TCK、 TDO、 TDI引脚分别通过第四限流电阻RS4、第五限流电阻RS5、第六限 流电阻RS6和第七限流电阻RS7接入FPGA的TMS、 TCK、 TDO和TDI引脚； 1.8V电源端接入第一去耦电容C1、第二去耦电容C2和第三去耦电容C3， 3.3V 电源端接入第四去耦电容C4、第五去耦电容C5、第六去耦电容C6和第七去耦 电容C7。
所述的数据采集模块为激光陀螺的输出信号为脉冲信号，待信号进入 FPGA内部的可逆计数模块后，通过时钟使能的方法产生计数器的清零信号，然 后对陀螺的输出脉冲进行计数，随后进入FIR数字滤波IP核进行数字滤波，最 后以特定的频率对滤波后的信号进行采样，再将采样后的数据送至导航解算模块 进行处理；
所述的导航解算模块为利用FPGA内嵌的DSP模块和PowerPC405硬核， 通过APU协处理器，在浮点IP核的基础上进行相应的封装和裁剪，实现与APU 的浮点运算处理器的无缝连接，构建浮点算法IP核，采样后的数据进入浮点算 法IP核中进行一系列的导航运算的模块；具体导航运算的实现步骤是初始化 完成的FPGA采集陀螺和加速度计的信号，初始化四元素、速度和位置后进行四
元素e的即时修正，然后就计算姿态矩阵r，将载体坐标系上采集到的加速度的
值通过姿态矩阵r的转换得到导航坐标系下的加速度，在地球速率和位置矩阵计 算的周期m内，对加速度积分得到速度，补偿掉有害加速度后，计算得到位置 速度，然后可以解算得到位置矩阵C、地球速率以及高度和重力加速度g，实时
求取载体的位置和速度。
所述的SD卡数据存储模块的特征为本发明的SD卡工作在SPI模式下，FPGA
与SD卡的连接主要有时钟线SD_CLK 、三根数据传输线SD—DATAIN 、 SD—DATAOUT、 SD—DATAOUTl和一根片选线SD—CS，这些引脚分别接入FPGA 的通用引脚，所有的引脚都接有上拉电阻。
6本发明使用内嵌微处理器硬核FPGA芯片作为物理载体，通过设计可复用的 IP核，构建激光陀螺捷联系统的硬件平台，数据采集、导航解算和通信接口等 一系列功能均在单一的FPGA芯片内部利用IP核实现。系统上电之后，配置电 路对FPGA进行初始化，待初始化完成之后FPGA开始对激光陀螺的输出信号进 行采集，激光陀螺的输出信号经由FPGA内部的数据采集模块进行采集，以特定 的频率送至导航解算模块，在导航解算模块中运行一系列的导航解算算法，解算 处理后的导航信息通过接口通信模块上传给PC和其他外设，通过SD卡进行数 据的实时存储。
该发明使得导航计算机的各项功能得以在一片FPGA上实现，这样不但提高 了导航计算机的灵活性，縮短了开发周期，而且减少了芯片数目，使得导航计算 机的体积、功耗和成本显著减小，为实现导航系统的小型化、单芯片化奠定了基 础。
(四)


图l是本发明的结构图2是配置电路示意图，其中图2a是配置电路的FPGA部分、图2b是配置 电路的配置芯片部分；
图3是电源电路示意图； 图4是导航解算流程图； 图5是USB接口电路； 图6是SD卡接口电路。
(五)
具体实施例方式
下面结合附图举例对本发明做更详细地描述
结合图1，本发明的激光陀螺捷联系统的导航计算机是由FPGA主芯片辅以 电源电路、配置电路、数据采集模块、导航解算模块、接口通信模块(包括串口 和USB)和SD卡数据存储模块组成。电源模块为整个硬件平台提供工作电源， 待系统上电之后，配置电路开始对FPGA进行配置与初始化，FPGA初始化完成 之后开始对激光陀螺的输出信号进行采集，激光陀螺的输出信号经过FPGA内部 的数据采集模块进行采集，以特定的频率送至FPGA内部的导航解算模块，在导 航解算模块中运行一系列的导航解算算法，解算后的导航信息通过接口通信模块(包括串口和USB)上传给PC和其他外设，导航信息通过SD卡进行实时存储。 结合图3，所述的电源电路为TPS75733的输入端通过小磁珠L2和C79、 C80构成输入端LC滤波，电压输出端通过小磁珠L9和C83、 C84构成输出端 的LC滤波，产生FPGA所需要的3.3V接口电压；TPS75725的输入端通过小磁 珠L3和C85、 C86构成输入端LC滤波，电压输出端通过小磁珠L8和C88、 C89 构成输出端的LC滤波，辅以TPS75718，产生配置芯片XCF08P所需要的2.5V 和1.8V电压；TPS75701的输入端通过小磁珠L4和C90、 C91构成输入端LC 滤波，电压输出端通过小磁珠L7和C93、C94构成输出端的LC滤波，产生FPGA 内核所需要的1.2V电压；
结合图2，所述的配置电路为配置电路的连接是通过引脚网络标号的形式 来连接的，HSWAP通过电阻R4下拉，在配置器件保持稳定的电平驱动；DIN 与PROM的DO引脚相连，接收从PROM芯片传来的串行数据；INIT—B和PROM 的OE/RESET引脚相连，在配置开始阶段清空PROM地址计数器；DONE连接 到PROM的CE引脚，在配置中使能PROM，配置完成后关闭PROM; PROG一B 连接到PROM的CF引脚，在配置过程中需要拉高来启动流程；CCLK通过R5 上拉，拨码开关S1通过上拉电阻R6、 R7、 R8接入M2、 Ml、 M0模式选择引 脚；主串接口 P—JTAG的TMS、 TCK和TDO引脚分别接入FPGA的TMS、 TCK 和TDO引脚；JTAG接口 F—JTAG的TMS、 TCK、 TDO、 TDI引脚分别通过限 流电阻RS4、 RS5、 RS6和RS7接入FPGA的TMS、 TCK、 TDO和TDI引脚； 1.8V电源端接入去耦电容Cl、 C2和C3， 3.3V电源端接入去耦电容C4、 C5、 C6和C7;
所述的数据采集模块为激光陀螺的输出信号为脉冲信号，待信号进入
FPGA内部的可逆计数模块后，通过时钟使能的方法产生计数器的清零信号，然 后对陀螺的输出脉冲进行计数，随后进入FIR数字滤波IP核进行数字滤波，最 后以特定的频率对滤波后的信号进行采样，再将采样后的数据送至导航解算模块 进行处理。
所述的导航解算模块为利用FPGA内嵌的DSP模块和PowerPC405硬核， 通过APU协处理器，在浮点IP核的基础上进行相应的封装和裁剪，实现与APU 的浮点运算处理器的无缝连接，构建浮点算法IP核，采样后的数据进入浮点算法IP核中进行一系列的导航运算。具体实现步骤是初始化完成的FPGA采集
陀螺和加速度计的信号，初始化四元素、速度和位置后进行四元素e的即时修正，
然后就可以计算姿态矩阵r (通过姿态矩阵可以实时求取载体的姿态)，将载体 坐标系上采集到的加速度的值通过姿态矩阵r的转换可得到导航坐标系下的加
速度，在地球速率和位置矩阵计算的周期/^内，加速度的积分可以得到速度，
补偿掉有害加速度后，可以计算得到位置速度，然后可以解算得到位置矩阵c、
地球速率以及高度和重力加速度g ，这样就可以实时求取载体的位置和速度。
结合图6，所述的SD卡数据存储模块的特征为本发明的SD卡工作在SPI模 式下，FPGA与SD卡的连接主要有时钟线SD一CLK、三根数据传输线 SD—DATAIN、 SD—DATAOUT、 SD—DATAOUTl和一根片选线SDj:S，这些引 脚分别接入FPGA的通用引脚即可，为了防止SD卡拔除后电平不确定，所有的引 脚都接有R60-R65的10K上拉电阻。在整个SPI总线模式过程中，SD—CS片选线 必须保持低电平；使用多块读写操作对SD卡进行读写操作，操作时向SD卡 发送读写数据块的命令字CMD18 (CMD25) ， SD卡接到命令后，将从自变 量设定的地址连续传送block长度的数据，直到SD卡接收到一个停止命令 (命令字为CMD12) SD卡才停止读写。
本发明是基于SoPC的激光陀螺捷联系统硬件平台的设计，利用单一的 FPGA芯片，设计可复用的IP核，对导航系统的各个部分进行模块化编程，调 用IP核实现导航系统的各个部分的具体功能。以内嵌处理器硬核的FPGA作为 物理载体设计片上导航计算机系统，硬件平台设计以FPGA为核心，整个导航系 统的数据采集控制、接口通信、捷联惯导解算等功能都在单一的FPGA芯片内部 实现。图l为硬件平台的结构图，通过SD卡对导航数据进行高速存储，设计串 口和USB2.0接口以方便导航计算机系统实时的与上位PC机或其它外设进行通 信。
具体实施方式
如下
1. FPGA主芯片及配置电路
本发明的硬件平台使用Xilinx的平台级FPGA Virtex-4 FX系列器件作为主芯 片，它采用IP植入技术无缝的嵌入了32位的IBMPowerPC405 RISC处理器内核和 Tri-Mode Ethernet MAC。 Virtex-4 FX器件的PowerPC405带有APU控制器，方便 了专用硬件算法作为协处理器与PowerPC405实现高带宽接口，本发明选用的是Virtex-4 FX20 FPGA。
由于FPGA是基于掉电易失的SRAM结构，系统每次上电后首先要对其进 行配置，才能具备特定的处理能力。根据选定的FPGA，选用XCF08P来配置 Virtex-4 FX20。在硬件平台中，采用拨码开关来Sl实现配置模式的自由选择， 本发明中采用主串模式和JTAG边界扫描模式，FPGA的配置电路见图2。具体 的配置连接方式如下HSWAP通过4.7K电阻下拉，在配置器件保持稳定的电 平驱动；DIN与PROM的DO引脚相连，接收从PROM芯片传来的串行数据； INIT—B和PROM的OE/RESET引脚相连，在配置开始阶段清空PROM地址计 数器；DONE连接到PROM的CE引脚，在配置中使能PROM，配置完成后关 闭PROM; PROG—B连接到PROM的CF引脚，在配置过程中需要拉高来启动 流程；CCLK通过R5上拉，拨码开关S1通过上拉电阻R6、 R7、 R8接入M2、 Ml、 M0模式选择引脚；主串接口 P—JTAG的TMS、 TCK和TDO引脚分别接 入FPGA的TMS、 TCK和TDO引脚；JTAG接口 F—JTAG的TMS、 TCK、 TDO、 TDI引脚分别通过限流电阻RS4、 RS5、 RS6禾B RS7接入FPGA的TMS、 TCK、 TDO禾卩TDI弓l展卩；1.8V电源端接入去耦电容C1、 C2禾卩C3， 3.3V电源端接入 去耦电容C4、 C5、 C6禾QC7。
系统上电或者PROGRAM—B信号复位都会引起FPGA重新配置，如果核电 压、参考电压以及I/0电压正确，则进入配置模式。数据首先以TCK的速度通 过JTAG连接器的TDI管脚，进入FPGA芯片的TDI管脚。然后再以同样的速 度从FPGA的TDO管脚将配置数据送入PROM芯片的TDI管脚，此时PROM 通过其TDO向JTAG连接器的TDO环回数据，构成完整的JTAG链；又由于 FPGA芯片的DONE信号为低、INIT—B输出电平为高，PROM通过D0以CCLK 的速度将配置数据送给FPGA。第三，FPGA开始接受配置数据，并完成CRC 校验，若CRC校验通过，DONE信号管脚输出高电平；若CRC校验失败，DONE 信号为低，配置过程失败，但此时FPGA并不给出任何提示，这时需要在DONE 管脚上添加LED以输出提示信号。最后，PROM由于CE管脚输入为高，关闭 数据输出管脚，清空地址计数器，进入休眠状态，配置结束。
2.硬件平台的电源电路
硬件平台的电源电路的设计需求是由FPGA芯片Virtex-4、 PROM芯片以及存储元器件、数据采集和通信接口电路等元器件的供电要求决定的。Virtex-4 FPGA 采用三电源供电，分别是核心供电电源VCCINT、辅助供电电源VCCAUX、接口 供电电源VCCO。其中，VCCINT主要为Virtex-4片内资源如硬核处理器 PowerPC405、逻辑单元、XtremeDSP等供电，这里选用TI公司的TPS75701电源 芯片，辅以少量电阻电容和滤波小磁珠L4、 L7，产生VCCINT所需要的1.2V电压； VCCAUX主要为FPGA配置机制、DCM(数字时钟管理单元)供电，要求电压稳定， 纹波较小，本发明选用TPS75725辅以少量必要的电容电阻和小磁珠L3、 L8，形 成2.5V配置电压；VCCO主要驱动FPGA的IO接口，为不同接口电平提供供流和 泄流能力，其电流需求与FPGA管脚的接口标准和信号翻转速率相关，因此选用 TI公司的TPS75733加上电容电阻和小磁珠L2、 L9，生成接口电压3.3V;选用 TPS75718辅以少量电阻电容和小磁珠L5、 L6，产生PROM芯片所需要的1.8V工 作电压。硬件平台的供电电源电路的连接关系见图3。
3. 数据采集模块
激光陀螺捷联系统的原始信号来自陀螺仪和加速度计的输出，系统中待测量 值是激光陀螺和加速度计输出的电流，经过A/D转换，采用电流/频率转换方式， 将电流转换成正负脉冲序列。这样每个脉冲就代表了一定的角速度或线加速度的 增量，其单位时间内正负脉冲序列的代数和代表了被测角速度或线加速度的积分
值，只需对脉冲序列进行计数即可。
本发明的数据采集控制器在FPGA内以IP核的形式存在，它包含接口逻辑、 控制逻辑、计数器模块、数字低通滤波器等。处理器核PPC405通过OPB总线 通知控制器开始进行数据采集，调用编辑好的计数器模块进行数据的采集计数， 采集结果由接口逻辑取回，其后数据进入FIR低通滤波器，滤除高频干扰后通过 OPB总线保存到内存。该数据采集控制器自主工作能力强，在接受PPC405的采 集命令和采集模式后，将以相应的采集速率和通道顺序独立的进行控制、采集和 数字滤波。可逆计数模块通过时钟使能的方法产生计数器的清零信号，然后对陀 螺的输出脉冲进行计数；然后在FPGA内部设计FIR IP核进行数字滤波即可。
4. 导航解算模块
本发明中，导航解算模块利用FPGA内嵌的DSP模块和PowerPC405硬核，通 过APU协处理器，在浮点IP核的基础上进行相应的封装和裁剪，实现与APU的浮
11点运算处理器的无缝连接，构建浮点算法IP核，采样后的数据进入浮点算法IP核 中进行一系列的导航运算；
在本发明中利用其内部的DSP模块和PowerPC405硬核，通过APU协处理 器，构建浮点算法IP核。Xilinx的IP库中提供了浮点操作器，这个过程要在XPS 下完成，但这仅仅是一个单纯的算法，不具备与片内总线连接的接口逻辑，也不 能与Vietex4的APU控制器直接相连。因此，本发明在浮点IP核的基础上进行 相应的封装和裁剪，实现与APU的浮点运算处理器的连接。导航解算流程如图
4所示，r为四元素2即时修正的迭代周期，抓为地球速率和位置矩阵计算的迭 代周期，"为四元素归一化的迭代周期，"为给定的导航解算次数，/为当前导 航解算的次数，^导航坐标系下载体的速度，r为姿态矩阵，用于求取载体姿态 以及实现载体坐标系到导航坐标系的转换，C为位置矩阵，用于得到载体的位置， g重力加速度；
具体实现步骤如下初始化完成的FPGA采集陀螺和加速度计的信号，初始 化四元素、速度和位置(第二次迭代以后就可以从解算出的值得到这些参数)后
进行四元素e的即时修正(每迭代"就需要对四元素2进行一次归一化)，然后
就可以计算姿态矩阵r (通过姿态矩阵可以实时求取载体的姿态)，将载体坐标 系上采集到的加速度的值通过姿态矩阵r的转换可得到导航坐标系下的加速度， 在地球速率和位置矩阵计算的周期附r内，加速度的积分可以得到速度，补偿掉 有害加速度后，可以计算得到位置速度，然后可以解算得到位置矩阵c、地球速
率以及高度和重力加速度g，这样就可以实时求取载体的位置和速度。
5.接口通信模块
本发明的接口通信涉及到两种通信方式串口通信和USB通信 (1)串口通信模块
导航传感器信息输入和导航结果输出多采用串口的格式，所以应在导航计算 机上配置适当数量的串口。本系统至少与三个外围设备进行通信，分别是PC机、 GPS和DVL，由于FPGA的灵活的可编程特性和设计软件EDK的支持，本发明采 用IP复用技术在FPGA片内可编程逻辑中实现足够多个串口 。串口IP核和处理器 PowerPC405同在一个FPGA芯片内，通过片内总线相连接，提供了外扩串口芯片
12不可比拟的数据带宽。与采用专用芯片不同，FPGA中实现串口功能的IP核由硬 件描述语言设计，所以每一个串口的数据格式、是否需要FIFO缓冲、FIFO的字 节深度都可以根据实际需要定制。
在Xilinx的设计工具XPS中，设计标准UART IP核(opb—uartlite l.OO.b)根据导 航系统的需要配置多个RS-232串口， opb—uartllite是IP核名称，l.OO.b是版本号。 该IP核经过面积和性能的优化，占用FPGA片内资源数量仅为88个LUT(查找表)， 44个FF(触发器)，可灵活设置波特率、数据位数和奇偶校验，完成RS-232的数据 逻辑协议，与基于Virtex-4片上系统的OPB总线兼容，可直接挂接在OPB总线上。
(2) USB通信模块
在本发明中由于考虑到传输的数据量比较大，而且也有速度的要求，为了更 好的完善本系统的设计，在串口通信的基础上又设计了 USB通信。
本发明的USB2.0接口芯片选用CYPRESS公司的EZ-USB FX2(CY7C68013 56脚SOPP)。 FPGA内部包括可编程逻辑模块CLB、可编程输入输出模块IOB和可 编程内部连线，丰富的触发器资源有利于设计复杂的时序逻辑。在本发明中FX2 工作在Slave FIFO模式，这种方式下外部控制器可像普通FIFO—样对FX2的多层 缓冲FIFO进行读写，FX2可以和FPGA直接通信而无需8051固件的参与。FX2芯 片与FPGA之间的数据传输主要通过2根地址线FIFOADR
， 16根数据线 USB—FD0-FD15，读控制线USB—SLRD及状态指示线USB—FLAGA-FLAGD来完 成的；FX2引脚与FPGA的信号连接见图5，电路中SLOE为输出使能信号，当其 为低电平时，数据可以输出。FIFOADR
为地址线，选取接入数据总线的 FIFO。 FD0 FD15为数据线。FLAGC弁为FIFO状态标识，当其为低电平时接入数 据总线的FIFO为空，为高电平时接入数据总线的FIFO非空。SLW^为读控制信 号，低电平时有效。
6. SD卡接口模块
为了方便导航系统数据的独立存储，本发明在FPGA的引脚上又接入SD卡， 它工作SPI模式下。本系统中的接口电路采用的是Virtex-4 FX20 FPGA，不具有
SPI模式，但可通过软件编程实现SPI模式的数据传输包括串行时钟、数据的输
入和输出，其硬件连接如图6所示。在SPI模式下，通过软件编程实现SD卡的SPI 模式的数据传输，FPGA与SD卡的连接主要有时钟线SD一CLK、三根数据传输线SD—DATAIN、 SD—DATAOUT、 SD—DATAOUTl和一根片选线SD—CS，在整个 SPI总线模式过程中，SD—CS片选线必须保持低电平
SPI总线模式的数据是以字节为单位进行传输的，每字节为8位。每个命令或 者数据块都是字节对齐的(8个时钟的整数倍)。主机与SD卡的各种通信都由主 机控制，主机在对SD卡进行任何操作前都必须先要拉低SD卡的片选信号CS ， 然后由主机向SD卡发送命令，SD卡对主机发送的任何命令都要进行响应，不同 的命令会有不同的响应格式(l字节或2字节响应)。SD卡除了对命令响应外，在 执行写操作时，还要对主机发送的每个数据块进行响应(向主机发送一个特殊的 数据响应标志)。
本发明使用FPGA芯片作为物理载体，进行芯片设计的可编程片上技术，即 SoPC，利用内嵌微处理器硬核的FPGA和可复用的IP核，构建激光陀螺捷联系 统的硬件平台。系统的数据采集、导航解算和通信接口等一系列功能均在单一的 FPGA芯片内部利用可复用的IP核实现，不但提高了系统的灵活性，縮短了丌 发周期，而且减少了芯片数目，该发明集成度高，体积、功耗和成本显著减小， 为实现导航系统的小型化、单芯片化奠定了基础。
权利要求
1、一种激光陀螺捷联系统的导航计算机，是由FPGA主芯片内的数据采集模块、导航解算模块、包括串口和USB的接口通信模块和SD卡数据存储模块，辅以电源电路、配置电路组成的；其特征是电源模块提供工作电源，激光陀螺的输出信号经过FPGA内部的数据采集模块进行采集，送至FPGA内部的导航解算模块，在导航解算模块中运行导航解算程序，解算后的导航信息通过接口通信模块上传给PC和其他外设，导航信息通过SD卡进行实时存储。
2、 根据权利要求1所述的一种激光陀螺捷联系统的导航计算机，其特征是所述的电源电路包括TPS75733的输入端连接由第二小磁珠(L2)和第七十九电容(C79)、第八十电容(C80)构成输入端LC滤波，TPS75733的输出端连接有由第九小磁珠(L9)和第八十三电容(C83)、第八十四电容(C84)构成的输出端的LC滤波，产生FPGA所需要的3.3V接口电压；TPS75725的输入端连接有由第三小磁珠(L3)和第八十五电容(C85)、第八十六电容(C86)构成的输入端LC滤波，TPS75725的输出端连接有由第八小磁珠(L8)和第八十八电容(C88)、第八十九电容(C89)构成的输出端LC滤波，辅以TPS75718，产生配置电路芯片XCF08P所需要的2.5V和1.8V电压，TPS75718的输入端连接有由第五小磁珠(L5)和第九十五电容(C95)、第九十六电容(C96)构成的输入端LC滤波，TPS75718的输出端连接有由第六小磁珠(L6)和第九十八电容(C98)、第九十九电容(C99)构成的输出端LC滤波；TPS75701的输入端连接有由第四小磁珠(L4)和第九十电容(C90)、第九H^—电容(C91)构成输入端LC滤波，TPS75701的输出端连接有由第七小磁珠(L7)和第九十三电容(C93)、第九十四电容(C94)构成输出端的LC滤波，产生FPGA内核所需要的1.2V电压。
3、 根据权利要求2所述的一种激光陀螺捷联系统的导航计算机，其特征是:所述的配置电路为配置电路的连接是通过引脚网络标号的形式来连接的，HSWAP通过第四电阻(R4)下拉；DIN与PROM的DO引脚相连；INIT—B和PROM的OE/RESET引脚相连；DONE连接到PROM的CE引脚；PROG—B连接到PROM的CF引脚；CCLK通过第五电阻(R5)上拉，拨码开关(Sl)通过上拉电阻第六电阻(R6)、第七电阻(R7)、第八电阻(R8)接入M2、 Ml、 M0模式选择引脚；主串接口 P—JTAG的TMS、 TCK和TDO引脚分别接入FPGA的TMS、TCK和TDO引脚；JTAG接口 FjTAG的TMS、 TCK、 TDO、 TDI引脚分别通过第四限流电阻(RS4)、第五限流电阻(RS5)、第六限流电阻(RS6)和第七限流电阻(RS7)接入FPGA的TMS、 TCK、 TDO和TDI引脚；1.8V电源端接入第一去耦电容(C1)、第二去耦电容(C2)和第三去耦电容(C3)， 3.3V电源端接入第四去耦电容(C4)、第五去耦电容(C5)、第六去耦电容(C6)和第七去耦电容(C7)。
4、 根据权利要求3所述的一种激光陀螺捷联系统的导航计算机，其特征是-所述的数据采集模块为激光陀螺的输出信号为脉冲信号，待信号进入FPGA内部的可逆计数模块后，通过时钟使能的方法产生计数器的清零信号，然后对陀螺的输出脉冲进行计数，随后进入FIR数字滤波IP核进行数字滤波，最后以特定的频率对滤波后的信号进行采样，再将采样后的数据送至导航解算模块进行处理；
5、 根据权利要求4所述的一种激光陀螺捷联系统的导航计算机，其特征是所述的导航解算模块为利用FPGA内嵌的DSP模块和PowerPC405硬核，通过APU协处理器，在浮点IP核的基础上进行相应的封装和裁剪，实现与APU的浮点运算处理器的无缝连接，构建浮点算法IP核，采样后的数据进入浮点算法IP核中进行一系列的导航运算的模块；具体导航运算的实现步骤是初始化完成的FPGA采集陀螺和加速度计的信号，初始化四元素、速度和位置后进行四元素e的即时修正，然后就计算姿态矩阵r，将载体坐标系上采集到的加速度的值通过姿态矩阵r的转换得到导航坐标系下的加速度，在地球速率和位置矩阵计算的周期wr内，对加速度积分得到速度，补偿掉有害加速度后，计算得到位置速度，然后可以解算得到位置矩阵C、地球速率以及高度和重力加速度g，实时求取载体的位置和速度。
6、 根据权利要求5所述的一种激光陀螺捷联系统的导航计算机，其特征是所述的SD卡数据存储模块的特征为本发明的SD卡工作在SPI模式下，FPGA与SD卡的连接主要有时钟线SD—CLK 、三根数据传输线SD—DATAIN 、SD—DATAOUT、 SD—DATAOUTl和一根片选线SD—CS，这些引脚分别接入FPGA的通用引脚，所有的引脚都接有上拉电阻。
全文摘要
本发明提供的是一种激光陀螺捷联系统的导航计算机。是由FPGA主芯片内的数据采集模块、导航解算模块、包括串口和USB的接口通信模块和SD卡数据存储模块，辅以电源电路、配置电路组成的；电源模块提供工作电源，激光陀螺的输出信号经过FPGA内部的数据采集模块进行采集，送至FPGA内部的导航解算模块，在导航解算模块中运行导航解算程序，解算后的导航信息通过接口通信模块上传给PC和其他外设，导航信息通过SD卡进行实时存储。该发明使得导航计算机的各项功能得以在一片FPGA上实现，这样不但提高了导航计算机的灵活性，缩短了开发周期，而且减少了芯片数目，使得导航计算机的体积、功耗和成本显著减小，为实现导航系统的小型化、单芯片化奠定了基础。
文档编号G01C21/20GK101666651SQ20091007304
公开日2010年3月10日 申请日期2009年10月12日 优先权日2009年10月12日
发明者强 于, 磊 吴, 周广涛, 佳 孙, 鑫 张, 博 徐, 程建华, 陈世同, 伟 高, 高洪涛 申请人:哈尔滨工程大学