专利名称：一种模块调试测试方法、系统及测试逻辑装置的制作方法
技术领域：
本发明主要涉及模块开发测试领域，特别是指一种模块调试测试方法、模块调试
测试系统及测试逻辑装置。
背景技术：
随着深亚微米工艺制造技术的发展，集成电路芯片的规模越来越大，目前，在单一IC(Integrate Circuit,集成电路)芯片中已经允许包含数亿个晶体管。与此同时，IC的设计方法也从基于时序驱动的方式，发展到了基于IP (Intellectual Property)复用的方式，这种基于IP复用的设计方法已经在SOC(System on Chip,系统级芯片)设计中得到了广泛应用，典型的SOC设计如图l所示。基于某种嵌入式CPU及其相对应的总线标准，各IP进行独立开发。只要其能够支持此总线标准接口即可。这种IP复用技术对于后续产品的开发和维护都起到了较好的延续作用。各应用专用逻辑模块(A卯lication SpecificLogic)可以通过工程师独立开发或直接采购。模块开发工程师可以在整个系统开发完成前进行独立模块的仿真和测试。 在整个系统开发完成以前，模块开发工程师可能对整个系统不胜了解。这就引入一个很重要的需要解决的问题在整个系统测试以前，各单独应用专用逻辑模块的测试很难模拟整个系统的总线的带宽利用状态。
发明内容
本发明提出一种模块调试测试方法、系统及测试逻辑装置，通过测试逻辑模块模拟系统总线利用率紧张的状况，从而实现能够检测出应用专用逻辑模块内部的流水时序等问题。 本发明的技术方案是这样实现的 —种模块调试测试系统，用于应用专用逻辑模块的测试，包括 测试逻辑模块，所述测试逻辑模块的一端连接所述应用专用逻辑模块，所述测试逻辑模块的另一端连接系统总线； 所述测试逻辑模块包括延迟逻辑子模块，用于接收所述应用专用逻辑模块向所述系统总线发送的申请，并在延迟一定的时间计数后将所述申请发送至所述系统总线。
优选的，所述测试逻辑模块还包括 控制子模块，所述控制子模块与所述延迟逻辑子模块连接，用于产生控制信息，通过所述控制信息控制所述延迟逻辑子模块延迟的时间计数。
优选的，所述测试逻辑模块还包括 计数逻辑子模块，用于记录所述应用专用逻辑模块向所述系统总线发送申请到所述系统总线回馈所述申请的时间延迟。 —种测试逻辑装置，所述测试逻辑装置包括测试逻辑模块，用于应用专用逻辑模块测试的模块调试测试系统中，所述测试逻辑模块包括
延迟逻辑子模块，用于接收所述应用专用逻辑模块向系统总线发送的申请，并在
延迟一定的时间计数后将所述申请发送至所述系统总线。
优选的，所述测试逻辑模块还包括 控制子模块，所述控制子模块与所述延迟逻辑子模块连接，用于产生控制信息，通过所述控制信息控制所述延迟逻辑子模块延迟的时间计数。
优选的，所述测试逻辑模块还包括 计数逻辑子模块，用于记录所述应用专用逻辑模块向所述系统总线发送申请到所
述系统总线回馈所述申请的时间延迟。
—种模块调试测试方法，包括 延迟逻辑子模块接收应用专用逻辑模块向系统总线发送的申请；
所述延迟逻辑子模块在延迟一定的时间计数后将所述申请发送至所述系统总线。
优选的，延迟逻辑子模块在延迟一定的时间计数后将所述申请发送至所述系统总线步骤前还包括 所述延迟逻辑子模块接收控制子模块产生的控制信息，所述控制信息用于控制所述延迟逻辑子模块延迟的时间计数。 本发明所述技术方案通过测试逻辑模块延迟应用专用逻辑模块向系统总线发送的申请，即在进行模块级软件仿真的时候，用测试逻辑模块来延缓应用专用逻辑模块与系统总线的握手，模拟系统总线利用率紧张的状况，从而实现能够检测出应用专用逻辑模块内部的流水时序等问题。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可
以根据这些附图获得其他的附图。
图1为现有技术中S0C的架构示意图； 图2为本发明一种模块调试测试系统第一实施例的结构示意 图3为本发明一种测试逻辑装置第一实施例的结构示意 图4为本发明一种模块调试测试方法第一实施例的流程示意 图5为本发明一种模块调试测试方法第二实施例的流程示意图。
具体实施例方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 参照图2、图3，图2示出了本发明一种模块调试测试系统第一实施例的结构示意图。所述模块调试测试系统用于应用专用逻辑模块220(ApplicationSpecific Logic)的
所述模块调试测试系统包括测试逻辑模块210，所述测试逻辑模块210的一端连接所述应用专用逻辑模块220，所述测试逻辑模块210的另一端连接系统总线230，通过所述系统总线230连接至处理器(Processor Core) 240。 所述测试逻辑模块210包括延迟逻辑子模块211，用于接收所述应用专用逻辑模块220向所述系统总线230发送的申请，并在延迟一定的时间计数后将所述申请发送至所述系统总线230。 所述应用专用逻辑模块220可以通过工程师独立开发或直接采购。
本发明在应用专用逻辑模块220和系统总线230之间加入测试逻辑模块210 (TestLogic)作为模块开发时测试的一种方案。通过测试逻辑模块210延迟应用专用逻辑模块220向系统总线230发送的申请，即在进行模块级软件仿真的时候，用测试逻辑模块210来延缓应用专用逻辑模块220与系统总线230的握手，模拟系统总线230利用率紧张的状况。
所述测试逻辑模块210还可以包括 控制子模块212，所述控制子模块212与所述延迟逻辑子模块211连接，用于产生控制信息，通过所述控制信息控制所述延迟逻辑子模块211延迟的时间计数。
所述控制子模块212可以控制所述延迟逻辑子模块211不同的延迟时间计数，从而使所述测试逻辑模块210可以模拟系统总线230利用率不同的紧张状态，如所述控制子模块212可以控制所述延迟逻辑子模块211延迟1个时钟周期、2个时钟周期、5个时钟周期或其它的时间计数。如果要模拟系统总线230利用率非常紧张的状况，只要控制所述延迟逻辑子模块211延迟的时间计数比较大即可(如10个时间周期或更长)，相应的，要模拟系统总线230利用率比较小的状况，只需要控制所述延迟逻辑子模块211延迟的时间计数比较小即可。也就是说，所述延迟逻辑子模块211对所述应用专用逻辑模块220向所述系统总线230发送的申请要延迟多久，通过所述控制子模块212产生不同的控制信息都可以实现，从而实现对不同状况的模拟。 在本发明的另一实施例中，所述测试逻辑模块210还可以包括
计数逻辑子模块(图未示)，用于记录所述应用专用逻辑模块220向所述系统总线230发送申请到所述系统总线230回馈所述申请的时间延迟。从而在系统最终的软件仿真和FPGA原形验证中可以用测试逻辑模块210记录实际系统中所发申请在系统总线230上的延迟，以便进行数据比对、改进或其它操作。 在本实施例中， 一个所述应用专用逻辑模块220对应一个所述测试逻辑模块210，在另一实施例中，所述多个应用专用逻辑模块220也可以对应一个所述测试逻辑模块210。
本发明所述技术方案通过测试逻辑模块210延迟应用专用逻辑模块220向系统总线230发送的申请，即在进行模块级软件仿真的时候，用测试逻辑模块210来延缓应用专用逻辑模块220与系统总线230的握手，模拟系统总线230利用率紧张的状况，从而实现能够检测出应用专用逻辑模块220内部的流水时序等问题。 图3示出了本发明一种测试逻辑装置第一实施例的结构示意图。所述测试逻辑装置包括测试逻辑模块210，所述测试逻辑模块210用于应用专用逻辑模块220测试的模块调试测试系统中。 所述测试逻辑模块210包括 延迟逻辑子模块211，用于接收所述应用专用逻辑模块220向系统总线230发送的申请，并在延迟一定的时间计数后将所述申请发送至所述系统总线230。
所述测试逻辑模块210还可以包括 控制子模块212，所述控制子模块212与所述延迟逻辑子模块211连接，用于产生控制信息，通过所述控制信息控制所述延迟逻辑子模块211延迟的时间计数。
所述控制子模块212可以控制所述延迟逻辑子模块211不同的延迟时间计数，从而使所述测试逻辑模块210可以模拟系统总线230利用率不同的紧张状态，如所述控制子模块212可以控制所述延迟逻辑子模块211延迟1个时钟周期、2个时钟周期、5个时钟周期或其它的时间计数。如果要模拟系统总线230利用率非常紧张的状况，只要控制所述延迟逻辑子模块211延迟的时间计数比较大即可(如10个时间周期或更长)，相应的，要模拟系统总线230利用率比较小的状况，只需要控制所述延迟逻辑子模块211延迟的时间计数比较小即可。也就是说，所述延迟逻辑子模块211对所述应用专用逻辑模块220向所述系统总线230发送的申请要延迟多久，通过所述控制子模块212产生不同的控制信息都可以实现，从而实现对不同状况的模拟。 在本发明的另一实施例中，所述测试逻辑模块210还可以包括
计数逻辑子模块(图未示)，用于记录所述应用专用逻辑模块220向所述系统总线230发送申请到所述系统总线230回馈所述申请的时间延迟。从而在系统最终的软件仿真和FPGA原形验证中可以用测试逻辑模块210记录实际系统中所发申请在系统总线230上的延迟，以便进行数据比对、改进或其它操作。 参照图4，示出了本发明一种模块调试测试方法第一实施例的流程示意图，包括步骤 步骤S410、延迟逻辑子模块接收应用专用逻辑模块向系统总线发送的申请。
步骤S420 、所述延迟逻辑子模块在延迟一定的时间计数后将所述申请发送至所述系统总线。 参照图5，示出了本发明一种模块调试测试方法第二实施例的流程示意图，包括步骤 步骤S510、延迟逻辑子模块接收应用专用逻辑模块向系统总线发送的申请。 步骤S520、所述延迟逻辑子模块接收控制子模块产生的控制信息。 所述控制信息用于控制所述延迟逻辑子模块延迟的时间计数。 步骤S520 、所述延迟逻辑子模块在延迟一定的时间计数后将所述申请发送至所述
系统总线。 需要说明的是，在本发明实施例中，所述步骤S510和所述步骤S520并不限定先后顺序，也就是说，所述步骤S510也可以在所述步骤S520之后。 本发明所述技术方案通过测试逻辑模块延迟应用专用逻辑模块向系统总线发送的申请，即在进行模块级软件仿真的时候，用测试逻辑模块来延缓应用专用逻辑模块与系统总线的握手，模拟系统总线利用率紧张的状况，从而实现能够检测出应用专用逻辑模块内部的流水时序等问题。 在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，对各步骤的先后变化也在本发明的保护范围之内。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
一种模块调试测试系统，用于应用专用逻辑模块的测试，其特征在于，包括测试逻辑模块，所述测试逻辑模块的一端连接所述应用专用逻辑模块，所述测试逻辑模块的另一端连接系统总线；所述测试逻辑模块包括延迟逻辑子模块，用于接收所述应用专用逻辑模块向所述系统总线发送的申请，并在延迟一定的时间计数后将所述申请发送至所述系统总线。
2. 根据权利要求1所述的模块调试测试系统，其特征在于，所述测试逻辑模块还包括 控制子模块，所述控制子模块与所述延迟逻辑子模块连接，用于产生控制信息，通过所述控制信息控制所述延迟逻辑子模块延迟的时间计数。
3. 根据权利要求1或2所述的模块调试测试系统，其特征在于，所述测试逻辑模块还包括计数逻辑子模块，用于记录所述应用专用逻辑模块向所述系统总线发送申请到所述系 统总线回馈所述申请的时间延迟。
4. 一种测试逻辑装置，所述测试逻辑装置包括测试逻辑模块，用于应用专用逻辑模块 测试的模块调试测试系统中，其特征在于，所述测试逻辑模块包括延迟逻辑子模块，用于接收所述应用专用逻辑模块向系统总线发送的申请，并在延迟 一定的时间计数后将所述申请发送至所述系统总线。
5. 根据权利要求4所述的测试逻辑装置，其特征在于，所述测试逻辑模块还包括 控制子模块，所述控制子模块与所述延迟逻辑子模块连接，用于产生控制信息，通过所述控制信息控制所述延迟逻辑子模块延迟的时间计数。
6. 根据权利要求4或5所述的测试逻辑装置，其特征在于，所述测试逻辑模块还包括 计数逻辑子模块，用于记录所述应用专用逻辑模块向所述系统总线发送申请到所述系统总线回馈所述申请的时间延迟。
7. —种模块调试测试方法，其特征在于，包括延迟逻辑子模块接收应用专用逻辑模块向系统总线发送的申请； 所述延迟逻辑子模块在延迟一定的时间计数后将所述申请发送至所述系统总线。
8. 根据权利要求7所述的模块调试测试方法，其特征在于，延迟逻辑子模块在延迟一 定的时间计数后将所述申请发送至所述系统总线步骤前还包括所述延迟逻辑子模块接收控制子模块产生的控制信息，所述控制信息用于控制所述延 迟逻辑子模块延迟的时间计数。
全文摘要
本发明公开了一种模块调试测试方法、系统及测试逻辑装置。所述模块调试测试系统用于应用专用逻辑模块的测试，包括测试逻辑模块，所述测试逻辑模块的一端连接所述应用专用逻辑模块，所述测试逻辑模块的另一端连接系统总线；所述测试逻辑模块包括延迟逻辑子模块，用于接收所述应用专用逻辑模块向所述系统总线发送的申请，并在延迟一定的时间计数后将所述申请发送至所述系统总线。本发明技术方案通过测试逻辑模块模拟系统总线利用率紧张的状况，从而实现能够检测出应用专用逻辑模块内部的流水时序等问题。
文档编号G01R31/3177GK101710169SQ200910243328
公开日2010年5月19日 申请日期2009年12月21日 优先权日2009年12月21日
发明者万红星 申请人:北京中星微电子有限公司