专利名称：集成霍尔器件的制作方法
技术领域：
本实用新型涉及霍尔器件，具体地说，涉及单片集成的新型霍尔器件。
背景技术：
霍尔器件是一种磁传感器，能够检测磁场及其变化，可在各种与磁场有关的场合中使用。公布号为US20050042814A1的美国专利申请提出基于铟镓砷特殊材料制作HALL 器件的方法，使用这种材料制作的HALL器件灵敏度高，但不能使用标准集成工艺实现；公布号为US20060108654A1的美国专利申请提出了一种在P型掺杂和N型掺杂区域交替制作的HALL器件，制作方法简单，能兼容标准bipolar工艺制作步骤；专利号为US5627398的美国专利提出了一种CMOS集成电路中制作霍尔传感器的方法，将霍尔器件集成在N型阱电阻上。由于CMOS工艺具有功耗低、集成度高的优点，目前霍尔集成器件大部分都使用CMOS集成工艺制作，但是由于CMOS工艺自身缺陷，制作的霍尔器件失调较大、灵敏度较低。目前集成霍尔器件主要采用特殊的材料、bipolar工艺或CMOS工艺制作。特殊材料如铟镓砷等制作的霍尔器件，灵敏度高，但是不能通过标准集成工艺实现，因此制造成本高；bipolar工艺制作的霍尔器件，灵敏度较高，但是功耗高、失调大，一致性较差；CMOS工艺制作的霍尔器件可以和信号处理电路集成在一起，降低生产成本，集成度高、功耗低，但是霍尔系数较低、失调较大以及工作电压较低。
实用新型内容本实用新型所要解决的技术问题在于提供一种集成霍尔器件，兼容于BCD工艺制作，同时具备bipolar工艺的灵敏度、CMOS工艺的低功耗、高集成等优点，以及DMOS工艺的高压大功率的优点，可以将霍尔器件和信号处理电路以及功率管一体化成磁场检测芯片。为了达到上述目的，本实用新型采用如下技术方案一种集成霍尔器件，包括N型外延层；在所述N型外延层上形成的霍尔平面；从所述霍尔平面上引出的用金属淀积方法形成的端子；和在所述霍尔平面周围形成的隔离环，该隔离环和干净的电源或地连接。所述隔离环是由P型埋层、高压P阱、低压P阱和P+区域构成，所述高压P阱和P 型埋层直接相连后再和低压P阱、P+区域一起形成隔离推结，该隔离推结通过金属连接在一起和干净的电源或地相连以形成隔离环。所述P+注入区被低压P阱包围；所述低压P阱被高压P阱包围。所述集成霍尔器件为正方形结构。所述端子为四个，分布于集成霍尔器件的四个角上。所述四个端子中位于同一侧的两个与外部电源相连，另两个作为霍尔电势的输出端。所述集成霍尔器件为十字形、菱形、圆形或八边形。所述端子下方的N型外延层内设有N+注入区。[0014]所述N+注入区被设于N型外延层内的低压N阱包围；所述低压N阱被设于N型外延层内的高压N阱包围。所述N型外延层的远离霍尔平面处形成有N型衬底。本实用新型采用先进的BCD工艺制作的霍尔器件，无需添加额外的制作步骤。相对于CMOS工艺制作的霍尔器件，具有更高的霍尔系数和更小的失调电压。由于兼容BCD工艺，可以将霍尔器件、功率管和信号处理电路等集成在一起，制作功耗更小、耐压更高、集成度更高的磁场检测芯片。和传统工艺制作的霍尔器件相比，利用这种制作方法制作的霍尔器件拥有更高的霍尔系数、更小的衬底噪声。
图1给出霍尔传感器能够检测的磁场方向；图2给出本实用新型霍尔器件的剖面图；图3是本实用新型霍尔器件的平面图；图4是霍尔器件的应用示意图；图5是本实用新型霍尔器件的制作工艺流程。参考标记列表[0023]1N型衬底[0024]2P型预埋层[0025]3N型外延层[0026]4高压P阱[0027]5低压P阱[0028]6P+注入区[0029]7高压N阱[0030]8低压N阱[0031]9N+注入区[0032]10金属淀积[0033]11隔离环[0034]12霍尔平面[0035]Α、B、C、D 代表:[0036]V+高电势[0037]V-低电势VH+霍尔高电势VH-霍尔低电势Θ代表磁场方向是垂直于纸面向外的方向 —代表霍尔器件外加电压后电流的流向^代表在磁场变化的情况下产生的霍尔电势的电流流向
具体实施方式
以下结合附图与实施例详细描述本实用新型。[0044]图1所示为霍尔传感器所能检测的磁场方向。霍尔器件的2个输入端子分别和正负电势相连，当不存在磁场或者磁场强度很弱时，霍尔传感器的两个输出端子之间的电压差近似为零；当垂直于霍尔器件平面的磁场强度或者方向发生变化时，霍尔传感器的两个输出端子之间存在一个几百微伏左右的电压差。通过检测霍尔传感器输出端子之间的电压差变化，作为磁场变化的指示。图2是本实用新型霍尔器件的剖面示意图。剖面图居中两个对应的是霍尔器件的任意2个端子10，左右两侧对应的是隔离环11的结构，它们都通过顶层淀积金属引出信号。 剖面图中N型外延层(Nepi) 3部分就构成了霍尔平面12。如图2所示，一种集成霍尔器件，包括N型外延层3 ；在所述N型外延层3上形成的霍尔平面12 ；从所述霍尔平面12上引出的用金属淀积方法形成的端子；和在所述霍尔平面周围形成的隔离环11，隔离环11是由P型预埋层2、高压P阱4、低压P阱5和P+注入区 6构成的。所述高压P阱4和P型预埋层2直接相连后再和低压P阱5、P+注入区6 —起形成隔离推结，该隔离推结通过金属连接在一起和干净的电源或地相连以形成隔离环11。所述P+注入区6被低压P阱5包围；所述低压P阱5被高压P阱4包围。所述端子10下方的N型外延层3内设有N+注入区9。所述N+注入区9被设于N型外延层3内的低压N阱8包围；所述低压N阱8被设于N型外延层3内的高压N阱7包围。所述N型外延层3的远离霍尔平面12处形成有N型衬底1。图3是霍尔器件的平面示意图。边缘一圈是由P型预埋层(PBL)2、高压P阱 (HVPff) 4、低压P阱(LVPW) 5和P+注入区6构成的隔离环，通过顶层金属和一个干净的固定电平相连，可以避免外部的信号干扰通过N型衬底1传到霍尔器件内部，尽可能减少噪声。 霍尔平面12的四个端子A、B、C、D中两个与外部电源相连，另两个端子作为输出端，反映霍尔电势的大小。四个端子A、B、C、D采用对角线连接，如位于同一侧A、B连接到外部电源， 则C、D作为霍尔电势的输出端口。这四个端子制作时尽量保证高度匹配，以减少生产中带来的随机失调，降低后续的信号处理电路的难度。图4是霍尔器件的应用示意图，标示了霍尔感生电势和霍尔器件的工作电流流向以及磁场方向的关系。霍尔器件的工作电流方向如图中标示——从上至下，当垂直于纸面向外的磁场发生变化时，，霍尔感生电势的方向如图中标示，霍尔感生电流的流向如图中虚线箭头所示。图5所示是本实用新型中采用B⑶工艺制作霍尔器件的工艺流程。第一步，生长出N型晶圆，经过打磨和抛光后完成晶圆制作；第二步，氧化晶圆，在生成的氧化层上刻出窗口，注入P型掺杂后短暂退火以消除形成的注入损伤，剥除氧化层完成P型埋层(PBL)的制作；第三步，剥除晶圆上所有氧化物，淀积N型外延层(Nepi)；第四步，采用氧化物掩膜在 P型埋层上光刻扩散区，扩散生成高压P阱(HVPW)，它和PBL直接相接，退火后剥离高温扩散时生成的氧化层；第五步，采用氧化物掩膜在N印i上光刻出扩散区，扩散生成高压N阱 (HVNW)，退火后剥离高温扩散时生成的氧化层；第六步和第七步分别重复第四步和第五步扩散得到低压P阱(LVPW)和低压N阱(LVNW)；第八步，采用光刻胶在低压P阱上留出需要注入的区域，注入P+并退火；第九步，同理注入N+并退火；第十步，第八步和第九步将在晶圆上生成氧化物层，在对应的P+、N+区域剥离氧化物形成接触孔，然后淀积金属引出霍尔器件的四个端子，最后淀积保护层。[0051]本实用新型针对B⑶工艺提出了特定霍尔器件的制作工艺和结构，以及采用本实用新型制作的一款垂直磁场检测芯片，它同时集成霍尔器件、功率管和信号处理电路等部分，具有工作电压范围广、功耗低、灵敏度高、集成度高以及应用范围广等优点，具体来说1)使用目前最先进的半导体工艺——B⑶工艺实现霍尔器件，在器件的周围，使用 PBL、HVPW、LVPW和P+围成隔离环，以避免器件的外部噪声通过衬底传入器件内部。霍尔器件的结构并不仅仅是本文图示的正方形结构，包括十字型或者菱形、圆形、八边形等各种形状。版图采用高精度对称结构，能够最大限度的减小结构非对称性引入系统的直流失调电压。2)本实用新型中提到的隔离环是指HVPW和PBL直接相连，它们和LVPW、P+ 一起形成隔离推结。将霍尔器件周边的隔离推结通过金属连接在一起和干净的电源或地相连， 形成了一个隔离环，可以避免晶圆上其他部分的噪声通过衬底对霍尔器件造成的影响。3)本实用新型制作的霍尔器件具有特定结构，和一般工艺制作的霍尔器件相比具有更小的失调电压、更大的霍尔系数、更好的一致性。4)本实用新型制作出来的霍尔器件同时具备bipolar工艺的灵敏度、CMOS工艺的低功耗、高集成等优点，以及DMOS工艺的高压大功率的优点，可以将霍尔器件和信号处理电路以及功率管等集成于一体，从而得到工作电压范围更广、功耗更小、集成度更高、霍尔系数更大以及应用范围更广的磁场检测芯片。本实用新型中关于霍尔器件制作的工艺流程。高压P阱和高压N阱、低压P阱和低压N阱、P+注入和N+注入的制作顺序可以相互颠倒。以上实施例的描述主要是为了说明本实用新型的基本原理和主要特征。本实用新型不局限于上述实施例的描述范围，在本实用新型所附权利要求书的范围内，可以做出各种补充、变更和取代。
权利要求1.一种集成霍尔器件，其特征在于，包括N型外延层；在所述N型外延层上形成的霍尔平面；从所述霍尔平面上引出的用金属淀积方法形成的端子；和在所述霍尔平面周围形成的隔离环，该隔离环和干净的电源或地连接。
2.如权利要求1所述的集成霍尔器件，其特征在于，所述隔离环是由P型埋层、高压P 阱、低压P阱和P+区域构成，所述高压P阱和P型埋层直接相连后再和低压P阱、P+区域一起形成隔离推结，该隔离推结通过金属连接在一起和干净的电源或地相连以形成隔离环。
3.如权利要求2所述的集成霍尔器件，其特征在于，所述P+注入区被低压P阱包围； 所述低压P阱被高压P阱包围。
4.如权利要求1所述的集成霍尔器件，其特征在于，所述集成霍尔器件为正方形结构。
5.如权利要求4所述的集成霍尔器件，其特征在于，所述端子为四个，分布于集成霍尔器件的四个角上。
6.如权利要求5所述的集成霍尔器件，其特征在于，所述四个端子中位于同一侧的两个与外部电源相连，另两个作为霍尔电势的输出端。
7.如权利要求1所述的集成霍尔器件，其特征在于，所述集成霍尔器件为十字形、菱形、圆形或八边形。
8.如权利要求1所述的集成霍尔器件，其特征在于，所述端子下方的N型外延层内设有 N+注入区。
9.如权利要求8所述的集成霍尔器件，其特征在于，所述N+注入区被设于N型外延层内的低压N阱包围；所述低压N阱被设于N型外延层内的高压N阱包围。
10.如权利要求1至9中任一权利要求所述的集成霍尔器件，其特征在于，所述N型外延层的远离霍尔平面处形成有N型衬底。
专利摘要本实用新型提供一种集成霍尔器件。该集成霍尔器件包括N型外延层；在所述N型外延层上形成的霍尔平面；从所述霍尔平面上引出的用金属淀积方法形成的端子；和在所述霍尔平面周围形成的隔离环，该隔离环和干净的电源或地连接。本实用新型有更高的霍尔系数和更小的失调电压。兼容BCD工艺可将霍尔器件、功率管和信号处理电路等集成在一起，制作功耗更小、耐压更高、集成度更高的磁场检测芯片。
文档编号G01R33/07GK202134578SQ20112016182
公开日2012年2月1日 申请日期2011年5月19日 优先权日2011年5月19日
发明者彭卓, 徐敏, 贾晓钦, 陈忠志, 黄颖 申请人:上海腾怡半导体有限公司