专利名称：数字电路调试器的制作方法
技术领域：
本实用新型涉及智能仪表领域，具体涉及一种数字电路调试器。 技术背景测试数字系统时，往往需要借助逻辑分析仪来观察多路数字信号波形，以分析其逻辑关系。然而，现有的逻辑分析仪不仅价格昂贵，也很难普及和推广。为此，设计了一个基于现场可编程门阵列(FPGA)和微处理器的简易逻辑分析仪。它具有功能全面，价格低廉，能够实时分析8路数字信号的优点，因此实用价值很高。在自动控制系统设计、调试和电子实验过程中，经常会遇到需要不同频率的正弦波、矩形波、三角波等信号作为信号源。 常规的方法多采用分立元件非稳态的多谐振荡器，然后根据具体需要加入积分电路等构成正弦、矩形、三角等波形发生器。这种信号发生器输出频率范围窄且电路设计参数较繁琐， 其频率大小的改变往往需要通过硬件电路的切换来实现不同频率范围的使用，电路设计复杂，操作不便，因此设计了一个基于FPGA和微处理器的简易数字信号发生器。
发明内容为解决上述问题，本实用新型采用了 FPGA与微处理器相结合，能够实现双功能， 即可以做为逻辑分析仪，又可以做为信号发生器，使得数字电路调试方便，快捷。为达到上述目的，本实用新型采用的技术方案是一种数字电路调试器，其特征在于包括FPGA逻辑分析模块、双口 RAM、FPGA波形发生模块、桥接芯片、微处理器，所述的双口 RAM、FPGA波形发生模块、桥接芯片与微处理器连接；所述的FPGA逻辑分析模块与双口 RAM相连，用于电路逻辑功能分析；所述的双口 RAM与微处理器相连，用于数据缓存；所述的FPGA波形发生模块与微处理器相连，用于波形的产生；所述的桥接芯片采用UART-USB的方法实现通信方式变换；所述的微处理器接收逻辑分析模块传来的数据，并传送给桥接芯片。本实用新型的第一优选方案为，其特征在于FPGA逻辑分析模块包括)(C3S250。本实用新型的第二优选方案为，其特征在于双口 RAM包括CY7C026。本实用新型的第三优选方案为，其特征在于FPGA波形发生模块包括 FLEXIOK100。本实用新型的第四优选方案为，其特征在于桥接芯片包括CP2102。本实用新型的第五优选方案为，其特征在于所述的微处理器包括S3C6410。本实用新型的技术构思是该电路调试器能够从待测系统中抓取某些数字信号的波形信息，然后通过USB接口传送给PC主机，PC主机将所接收的数据通过波形图的方式显示在屏幕上，用户可以利用波形分析待测系统的状态。配置的内容包括逻辑分析仪的触发方式，逻辑分析仪的采样时钟，逻辑分析仪的采样通道。波形发生器模块可产生方波，正弦波，三角波，波形频率及占空比可通过主机设置。[0016]本实用新型的技术优势操作界面简单，设备适用性强即可进行逻辑分析又可做为波形发生器。
以下结合附图和具体实施方式
对本实用新型作进一步描述。
图1为本实施例整体框图。图2为本实施例逻辑分析模块与双口 RAM连接示意图。图3为本实施例微处理器与双口 RAM连接示意图。图4为本实施例微处理器与波形发生模块连接示意图。图5为本实施例微处理器与桥接芯片连接示意图。图6为本实施例逻辑分析部分程序图。图7为本实施例波形发生部分程序图。
具体实施方式
参照图1所示。本实用新型采用了以ARMll处理器作为CPU，CPU的功能包括逻辑分析与波形发生的控制，数据的中转，人机交互的处理。所述的双口 RAM、FPGA波形发生模块、桥接芯片与微处理器连接；图2是本实施例逻辑分析模块与双口 RAM连接示意图。XC3S250芯片的内核电压为1.2V，I/O电压为3.3V。为了降低电源设计的复杂性，采用专用电源芯片进行供电。为了实现FPGA与微处理器的通信，可以采用双口 RAM做为中介。该芯片有两个操作端口，左端口和右端口，每个端口有4个控制信号，CE、0E、RW、BUSY，其中BUSY信号用于防止两个端口的操作冲突，CE信号为端口选通信号，该端口为高电平时，对应的端口被禁止，OE用于控制数据口的输出，当OE为高电平时，数据口变为高阻态。图3是本实施例微处理器与双口 RAM连接示意图。双口 RAM的右边端口连接到微处理器的GPIO上。双口 RAM为每个端口提供了一个BUSY信号，用来检测另一个端口是否同时在对同一个地址空间操作。 图4是本实施例微处理器与波形发生模块连接示意图。FPGA中的波形发生器控制电路通过外来控制信号和数据信号决定波形发生方式，FPGA中设有几个专用寄存器存储波形参数。D/A转换器负责将数字信号转换成模拟信号，经滤波电路后输出，输出波形的频率上限与D/A器件的转换速度有关。图5是本实施例微处理器与桥接芯片连接示意图。采用UART-USB桥接芯片的方法实现微处理器与PC机通信，其中CP2102的UART接口 T)(D和RXD，分别连接到微处理器的 UART模块复用引脚。图6为本实施例逻辑分析部分程序图。FPGA主要根据控制字控制触发方式，采样时钟和采样通道等，并将采样到的信号写入双口 RAM中。逻辑分析的工作过程就是数据采集、存储、触发、显示的过程，由于它采用数字存储技术，可将数据采集工作和显示工作分开进行，也可同时进行，必要时，对存储的数据可以反复进行显示，以利于对问题的分析和研[0034]图7为本实施例波形发生部分程序图。波形发生部分也是根据控制字来设置波形的各项参数，输入参数完毕后，由微处理器发出启动命令，波形开始产生。
权利要求1.一种数字电路调试器，其特征在于包括FPGA逻辑分析模块、双口 RAM、FPGA波形发生模块、桥接芯片、微处理器，所述的双口 RAM、FPGA波形发生模块、桥接芯片与微处理器连接；所述的FPGA逻辑分析模块与双口 RAM相连，用于电路逻辑功能分析； 所述的双口 RAM与微处理器相连，用于数据缓存； 所述的FPGA波形发生模块与微处理器相连，用于波形的产生； 所述的桥接芯片采用UART-USB的方法实现通信方式变换； 所述的微处理器接收逻辑分析模块传来的数据，并传送给桥接芯片。
2.根据权利要求1所述的一种数字电路调试器，其特征在于FPGA逻辑分析模块包括 XC3S250。
3.根据权利要求1所述的一种数字电路调试器，其特征在于双口RAM包括CY7C026。
4.根据权利要求1所述的一种数字电路调试器，其特征在于FPGA波形发生模块包括 FLEXIOK100。
5.根据权利要求1所述的一种数字电路调试器，其特征在于桥接芯片包括CP2102。
6.根据权利要求1所述的一种数字电路调试器，其特征在于所述的微处理器包括 S3C6410。
专利摘要本实用新型为实现数字电路的调试而设计的一种系统，具体涉及一种数字电路调试器。其中包括FPGA逻辑分析模块、双口RAM、FPGA波形发生模块、桥接芯片、微处理器。所述FPGA逻辑分析模块用于分析信号波形；所述双口RAM用于FPGA与微处理器通信的中介；所述FPGA波形发生模块用于产生特定的波形；所述桥接芯片实现微处理器与PC机的通信电路；所述微处理器用于FPGA模块的控制及与PC主机的交互。本实用新型具有灵活，高效，实用，性价比高的特点，用户操作十分简易。
文档编号G01R31/3177GK202305750SQ20112038923
公开日2012年7月4日 申请日期2011年10月13日 优先权日2011年10月13日
发明者邹雅娴 申请人:无锡大麦创意设计有限公司