专利名称：单芯片三轴磁场传感器的工艺集成的制作方法
技术领域：
本发明总体上涉及磁电子器件领域，更特别地，涉及在单个芯片上集成用于感测沿三个正交方向的磁场的CMOS兼容的磁电子磁场传感器的工艺。·
背景技术：
传感器广泛用于现代系统中以测量或检测物理参数，诸如位置、运动、力、加速度、温度、压强等。虽然存在多种不同的传感器类型用于测量这些和其他参数，但是它们都受到各种限制。例如，不昂贵的低磁场传感器诸如用于电子罗盘和其他类似磁感测应用中的那些低磁场传感器通常包括基于各向异性磁致电阻(AMR)的器件。为了获得与CMOS良好匹配的所需灵敏度和适当电阻，这种传感器的感测单元的大小一般在平方毫米的级别。对于移动应用，这种AMR传感器配置在成本、电路面积和功耗方面是高代价的。其他类型的传感器诸如霍尔效应传感器、巨磁致电阻(GMR)传感器和磁隧道结(MTJ)传感器已经用于提供更小外形的传感器，但是这些传感器具有它们自己的问题，诸如不合适的灵敏度和受温度变化所影响。为了解决这些问题，MTJ传感器和GMR传感器已用在惠斯通桥结构中以提高灵敏度且消除温度相关的电阻变化。许多磁感测技术本质上响应一个取向的外加磁场，排斥正交轴。实际上，已经开发了双轴磁场传感器用于电子罗盘应用，其通过使用用于每个感测轴的惠斯通桥结构来检测地磁场方向。例如，霍尔传感器一般响应于与衬底表面垂直的离面磁场分量。而包括大多数AMR、GMR和MTJ传感器器件的薄膜磁致电阻传感器响应于面内的外加磁场。利用这些响应轴，小占用面积的三轴感测方案的开发一般涉及具有以彼此正交的角度定位的一个或多个芯片的多芯片模块。对于磁致电阻传感器，正交的面内分量可以用精细的传感器设计来获得，但是离面响应一般通过垂直焊接或焊料回流以接触已经垂直安装的第二芯片来取得。由于垂直焊接的芯片的大小一般由根据操纵限制确定的焊盘节距支配，所以这种技术导致最终封装的大的垂直扩展度、高的管芯和组装成本，并使芯片级封装困难且成本高，因为必须包括贯穿芯片的通路。因此，需要不昂贵的用于封装低成本单芯片磁传感器的制造工艺，该单芯片磁传感器具有减小的管芯占用面积且响应于沿三个维度施加的磁场。还需要一种三轴传感器，其能高效且不昂贵地构造为用于移动应用中的集成电路结构。还需要一种改善的磁场传感器和制造来克服本领域中的问题，诸如上面概述的那些。此外，结合附图和本背景技术部分，本发明的其他期望特征和特性将从下面的具体实施方式
和所附权利要求变得显然。
下面将结合附图描述本发明的实施例，附图中相似的附图标记指示相似的元件，且图I示出可根据示范性实施例集成的三轴磁场传感器结构，其使用MTJ传感器的三个桥结构形成的差分传感器；
图2-9是图I的Z轴桥结构随着在根据第一示范性实施例的工艺集成中的进展的局部剖视图；图10是图2-9的根据第一示范性实施例的工艺集成的步骤的流程图； 图11是根据第二示范性实施例的图4的变型的局部剖视图；图12是根据第二示范性实施例的图8的变型的局部剖视图；图13是根据第三示范性实施例的图6的变型的局部剖视图；图14是通过图9的四个Z轴传感器中的两个的有限元仿真所计算的通量线的图；以及图15是曲线图，示出作为传感器间隔覆层的函数的、表达为单个(未差分接线的)MTJ感测元件的X灵敏度的百分数的Z灵敏度。将意识到，为了图示的简单和清楚，图中所示的元件不一定是按比例绘制的。例如，一些元件的尺寸相对于其他元件被夸大以促进和改善清楚度和理解。此外，当认为适当时，附图标记在图之间重复以表示对应或相似的元件。
发明内容
一种集成单芯片三轴磁场元件的方法，该单芯片三轴磁场元件具有带面内磁场灵敏度的膜平面和配置为响应于与该膜平面垂直的磁场分量的离面薄膜通量引导件，该方法包括在第一电介质层中蚀刻第一和第二多个槽，第一和第二多个槽中的每个槽具有底部和侧面；在至少该第一多个槽中的每个的侧面上沉积第一材料，该第一材料具有高的磁导率；在第一多个槽中沉积第二材料且在第二多个槽中沉积第三材料，该第三材料是导电的；在该第一电介质层以及该第一和第二多个槽上沉积第二电介质层；在第二槽的第一部分中形成穿过第二电介质层到第三材料的第一多个导电通路；在第二电介质层上形成邻近第一多个槽的侧面定位的第一多个薄膜磁致电阻磁场传感器元件，第一多个薄膜磁致电阻磁场传感器元件中的每一个电耦接到第一多个通路之一；以及在第二电介质层以及第一多个薄膜磁致电阻磁场传感器元件上沉积第三电介质层。
具体实施例方式下面的详细描述本质上仅是示范性的，无意限制本发明或者本发明的应用和使用。此外，无意被前面的背景技术和后面的详细描述中给出的任何理论所束缚。通过集成导磁材料(一般具有大于100的磁导率，更优选地具有大于1000的磁导率，诸如镍铁合金(NiFe))的大高宽比(aspect ratio)垂直条(通量引导件)，且垂直条的边缘终止于紧靠磁感测元件的相对边缘和相对侧面的附近，可以使部分垂直(Z轴)磁场进入感测元件的平面内(X-Y平面)。磁导率是材料响应于外加磁场获得的磁化程度。这些通量引导件用于捕获来自外加磁场的Z分量的磁通，并且在这样做时，在通量引导件的末端附近以基本水平方式弯曲磁场线。通过通量引导件例如惠斯通桥的桥臂(leg)中的两个桥臂中的感测元件的左边缘之上的通量引导件的段(segment)以及另外两个桥臂中的感测元件的右边缘之上的通量引导件的不对称定位，水平分量可以对于两对桥臂沿相反方向起作用，导致强的差分信号。沿X或Y方向施加的磁场将相等地投射在桥的全部四个桥臂上，并且用适当的感测元件设计，可以从最终传感器信号扣除并且不贡献到最终传感器信号。单独的桥被包括在磁传感器芯片上的另外地方以用于确定磁信号的X和Y分量，以此方式，具有沿所有三个空间取向的分量的磁场可以由例如基于磁隧道结(MTJ)感测元件的单芯片磁致电阻感测模块准确地确定。有限元法(FEM)仿真已表明，一对大高宽比的通量引导件，例如25nm宽乘500nm高且沿第三方向延伸若干微米，在适当定位时将提供在单独元件上的信号为从相同强度的面内(X轴)磁场测量的信号的约80%。额外信号可通过通量引导件更靠近传感器、通量引导件的高度增加以及引导件几何构型的额外成形来获得。一个例子是增加与感测元件平行的水平段，其延伸在感测元件的边缘之上。另外的例子是形成U形，其安置为具有与感测元件的外边缘对齐的内水平段以及使通量引导件部分地在感测元件的平面内延伸的垂直段成角末端，以及形成类似地安置的盒(box)结构。这些几何构型用于进一步增强所引导的通量的水平分量并且将其移到传感器的更中心的区域。单独的25nm宽的垂直条用作通量引导件的结构对交叠误差具有容忍性，并且对于单个通量引导层与感测层之间的85nm的失准产生2. 5%比率的表观x对z磁场转换(对于差分接线的惠斯通桥)。通量引导层可由一般用在磁随机存取存储器(MRAM)工艺流程中的层形成，在该工艺流程期间在三个侧面上包覆有高磁导率材料(诸如NiFe类合金或CoFe类合金)的位线和数字线(这里称为通量引导件)用于增大所存在的磁场因子以减小翻转存储器储存元件所需的电流。在传感器应用中，可以使用带有可选的额外步骤的类似工艺，该额外步骤溅射出数字线的底部以去除存在于槽底部上的任何包覆。可以对工艺流程进行修改，使得用于通量引导件的包覆的高度和宽度分别代替上述示范性工艺中使用的500nm和25nm处于最佳值。后面更详细地描述在块晶片上提供多轴钉扎(pinning)的方法和装置，该块晶片可用于形成集成电路传感器，该集成电路传感器包括具有三个不同钉扎方向的不同参考层，所述三个不同钉扎方向中的两个方向基本正交，所述不同参考层用单个钉扎材料沉积和块晶片设置工序设置。作为预备步骤，一个或更多铁磁和反铁磁材料层的堆叠被蚀刻成大高宽比的具有二维形状的成形参考层，该形状提供每个参考层的期望磁化方向的区分。根据所使用的材料和技术，最终磁化方向可沿成形层的短轴或长轴取向。例如，如果参考层由图案化成微米级尺寸的稍微不平衡的合成反铁磁体(SAF)形成，则磁化将沿短轴指向。如本领域技术人员将意识到的那样，SAF实施例提供与在磁电子器件中使用被钉扎SAF参考层相关的许多好处。在另一些实施例中，通过控制被钉扎和固定层的厚度以及图案化结构的面内空间范围，最终磁化可以沿长轴指向。利用形状各向异性，通过在存在排列在参考层的期望磁化方向之间的取向磁场时进行加热而在参考层中诱导不同的磁化方向。在一些实施例中，参考层被充分加热以减少各向异性材料成分并允许形状和外加磁场来主导磁化方向。以此方式，一旦取向磁场被去除，形状各向异性就沿期望方向引导磁化。在去除取向磁场时，参考层的磁化弛豫以遵循参考层的形状，从而诱导沿成形的参考层的期望轴排列的磁化。可选的补偿磁场可被施加以帮助诱导正交性，参考层然后被加热到反铁磁钉扎层的相变温度之上。例如，如果两个参考层被成形为具有彼此垂直的较长维度，那么所诱导的两个参考层的磁化将大致彼此垂直。可以引入小补偿角，使得虽然两个参考层的长轴不垂直，但是所得的诱导磁化基本彼此垂直。图I是磁场传感器100，形成有第一、第二和第三差分传感器101、111、121，分别用于检测外加磁场的沿第一轴120 (例如y轴方向)、第二轴110 (例如X轴方向)和第三轴130 (例如z轴方向)的分量方向。z轴方向表示为进出图I所位于的页面的点和十字的对。第一和第二传感器101、111的示范性实施例详细描述于美国专利申请12/433,679中。如 这里绘示的那样，每个传感器101、111、121形成有连接成桥结构的未屏蔽感测元件。因此，第一传感器101从在多个参考层106-109之上以桥结构连接对应多个感测元件102-105形成，其中参考层106-109中的每个沿X轴方向磁化。以类似方式，第二传感器从在多个参考层116-119之上以桥结构连接对应多个感测元件112-115形成，每个参考层116-119沿与参考层106-109的磁化方向垂直的γ轴方向磁化。此外，与第一和第二传感器101、111在相同平面中的第三传感器121从在多个参考层126-129上以桥结构连接的对应多个感测元件122-125形成，每个参考层126-129沿与参考层106-109和116-119的磁化方向成大约45度的xy轴方向磁化。在某些实施例中，第三传感器121的参考方向可位于沿另一轴。在所示桥结构101中，感测元件102、104形成为具有第一易轴磁化方向，感测元件103、105形成为具有第二易轴磁化方向，其中第一和第二易轴磁化方向彼此正交且取向为相等地不同于参考层106-109的磁化方向。对于第二桥结构111，感测元件112、114具有与感测元件113、115的第二易轴磁化方向正交的第一易轴磁化方向，从而第一和第二易轴磁化方向取向为相等地不同于参考层116-119的磁化方向。在第三桥结构121中，感测元件122、123、124和125都具有与参考层126、127、128和129的参考磁化方向正交的易轴磁化方向。第三桥结构121还包括分别与感测元件122-125的右边缘相邻地定位的通量引导件132-135和分别与感测元件122-125的左边缘相邻地定位的通量引导件136-139。通量引导件132、137、134和139位于感测元件122-125之上，通量引导件136、133、138和135位于感测元件122-125之下。这些通量引导件132-139的定位随后更详细地描述于图2中。在所示传感器101、111、121中，不要求对感测元件进行屏蔽，也不需要任何特殊参考元件。在一示范性实施例中，这通过如下来实现对于X和Y传感器，使每个活性(active)感测元件(例如102、104)参考另一活性感测元件(例如103、105)，利用形状各向异性技术来确立被参考感测元件的易磁轴彼此偏转约90度；对于Z传感器，参考对沿Z方向施加的磁场以相反方式响应的感测元件。Z传感器参考将在下面更详细地描述。图I所示的结构无需具有在图2-9中更详细地描述的第三传感器121结构的好处，仅作为例子给出。通过将第一和第二传感器101、111定位为正交排列，每个具有从传感器的钉扎方向相等地偏转且在每个传感器内彼此正交的感测元件取向，所述传感器可以检测沿第一和第二轴的外加磁场的分量方向。通量引导件132-139在传感器121中在桥臂141、143和桥臂142、144之间以不对称方式位于元件122-125的相反边缘之上和之下。由于通量引导件132、134被置于感测元件122、124之上，所以来自外加磁场的Z分量的磁通可被通量引导件132和134沿右侧引导到xy平面中并且使感测元件122和124的磁化沿第一方向朝向更高电阻态旋转。类似地，来自Z磁场的磁通量可以被通量引导件133和135沿感测元件右侧引导到xy平面中并且使感测元件123和125的磁化沿与第一方向相反的第二方向朝向低电阻态旋转，因为这些通量引导件位于感测元件123、125之下。于是，传感器121可以检测沿正交(Z)轴的外加磁场分量方向。尽管在一优选实施例中，通量引导件在与磁场传感器的平面正交的平面中，但是如果通量引导件与传感器成的角不是严格的90度，那么通量引导件仍将起作用。在另一些实施例中，通量引导件与磁场传感器之间的角可以在从45度到135度的范围，根据其他因素诸如制造容易度来选择准确的角。
从以上描述可以看出，磁场传感器可以从差分传感器101、111、121形成，差分传感器101、111、121使用在被钉扎或参考层106-109、116-119和126-129上以桥结构连接的相应的未屏蔽感测元件102-105、112-115以及具有被引导的磁通的感测元件122-125以检测外加磁场的存在和方向。采用该配置，磁场传感器提供良好的灵敏度，且还提供桥结构的温度补偿属性。桥电路101、111、121可以作为已有MRAM或薄膜传感器制造工艺的一部分制造，仅有小的调整以控制各种传感器层的磁取向和通量引导结构的横截面。例如参见美国专利No. 6，174，737。参考层106-109、116-119和126-129中的每个可形成有一个或更多下铁磁层，感测元件102-105、112-115、12-125中的每个可以形成有一个或更多上铁磁层。绝缘隧穿电介质层(未示出)可以设置在感测元件102-105、 112-115、12-125与参考层106-109、116-119和126-129之间。参考和感测电极期望地是磁材料，其磁化方向可以被配向。合适的电极材料和将材料布置成磁致电阻随机存取存储器(MRAM)器件和其他磁隧道结(MTJ)传感器器件的电极一般使用的结构是本领域公知的。例如，参考层106-109、116_119和126-129可以用一个或更多铁磁和反铁磁材料的层形成至10至IOOOA范围内的组合厚度，在一些实施例中在250至350A的范围。在一示范性实现中，参考层106-109、116-119和126-129中的每个由单个铁磁层和下面的反铁磁钉扎层形成。在另一示范性实现中，每个参考层106-109、116-119和126-129包括合成反铁磁堆叠部件(例如，钴铁(CoFe)JT(Ru)和钴铁硼(CoFeB)的堆叠，其为20至8θΑ厚)和下面的约200人厚的反铁磁钉扎层。下面的反铁磁钉扎材料可以是可重置的材料，诸如IrMn和FeMn，但是可以使用在合理温度下不容易重置的其他材料诸如PtMn。形成后，当参考层106-109、116-119和126-129的磁化方向被钉扎在一个方向上，在正常操作条件期间不发生改变时，参考层106-109、116-119和126-129用作固定或被钉扎磁层。如这里公开的那样，用于钉扎参考层106-109、116-119和126-129的材料的热品质可改变用于形成这些层的制造顺序。感测元件102-105、112-115、122-125 中的每一个和参考层 106-109、116-119 和126-129中的每一个形成磁隧道结(MTJ)传感器。例如，对于桥电路121而言，感测元件122和参考层126形成MTJ传感器141。类似地，感测元件123和参考层127形成MTJ传感器142，感测元件124和参考层128形成MTJ传感器143，感测元件125和参考层129形成MTJ传感器144。参考层106-109、116-119和126-129可以由磁化方向(由箭头表示)沿图案化参考层(或多个参考层)的长轴排列的单个图案化铁磁层形成。然而，在另一些实施例中，参考层可以用合成反铁磁(SAF)层实现，SAF层用于使参考层的磁化沿图案化参考层(或多个参考层)的短轴排列。将理解，SAF层可以与下面的反铁磁钉扎层组合地实施，但是用具有提供充分强的磁化的合适几何构型和材料的SAF结构，下面的反铁磁钉扎层可以不需要，由此提供更简单的制造工艺，节省了成本。感测元件102-105、112-115、122_125可以用一个或更多铁磁材料层形成至10-5000是范围内的厚度，在一些实施例中，在10-1000人的范围内。上铁磁材料可以是软磁材料，诸如NiFe、CoFe、Fe、CoFeB等。在每个MTJ传感器中，感测元件102-105、112-115、122-125用作感测层或自由磁层，因为它们的磁化方向可以被外磁场诸如地磁场的存在所偏转。最终形成时，感测元件102-105、112-115、122-125可以用磁化方向(由箭头表示)沿图案化形状的长轴排列的单个铁磁层形成。参考层106-109,116-119 和 126-129 和感测元件 102-105、112-115、122-125 可以形成为具有不同的磁属性。例如，参考层106-109、116-119和126-129可以用耦合到铁磁膜的反铁磁膜交换层形成，以形成具有高矫顽力和偏移磁滞曲线的层，从而它们的磁化方向将被钉扎在一个方向上，因此基本不受外加磁场的影响。对照地，感测元件102-105、112-115、122-125可以用具有相当低的各向异性和矫顽力的提供不同磁化方向的软磁材料形成，从而感测电极的磁化方向可以被外加磁场改变。在一些实施例中，钉扎场的强度比感测电极的各向异性场大两个数量级左右，尽管可以通过使用公知技术改变电极的成分，调节电极的各种磁属性来使用不同的比率。MTJ传感器中的参考层106-109、116-119和126-129所形成的形状将磁化方向确定在参考层106-109、116-119和126-129的平面内(图I中由标有“钉扎方向”的用于每个传感器桥的矢量箭头所示)。如这里描述的那样，参考层106-109、116-119和126-129的磁·化方向可以利用被钉扎电极的形状各向异性获得，在这种情况下，参考层106-109、116-119和126-129的形状可以每个都在单个参考层的钉扎方向上更长。替选地，对于包括由耦合间隔层分隔开的两个或更多铁磁层的被钉扎SAF结构，铁磁层可以沿钉扎方向更短。特别地，被钉扎层106-109、116-119和126-129的磁化方向可以通过首先在存在取向磁场时加热成形的参考层106-109、116-119和126-129而获得，取向磁场与成形的参考层106-109、116-119和126-129的最长取向轴非正交地取向，使得所施加的取向磁场包括在参考层106-109、116-119和126-129的期望钉扎方向的方向上的磁场分量。参考层的磁化方向至少暂时被排列在预定方向上。然而，通过在该处理期间适当地加热参考层并且去除取向磁场而不减少热，参考层的磁化沿成形的参考层106-109、116-119和126-129的期望取向轴弛豫。一旦磁化弛豫，参考层可以被退火和或冷却从而参考电极层的磁场方向被设置在用于成形的参考层106-109、116-119和126-129的期望方向上。第三桥电路121的传感器器件141-144的结构包括参考层126-129、感测元件122-125以及通量引导件132-139，全部都形成在电介质材料140内且用这里公开的工艺集成。通量引导件136具有位于传感器元件122的边缘之下的端部。通量引导件133和138具有分别位于传感器元件123和124的边缘之下的端部。通量引导件135具有位于传感器元件125的边缘之下的端部。通量引导件132和137具有分别位于传感器元件122和123的边缘之上的端部，通量引导件134和139具有分别位于传感器元件124和125的边缘之上的端部。通量引导件的端部可以尽可能靠近传感器元件，二者之间具有小于或等于250nm的优选间隔。为了最紧凑密度阵列，感测元件尽可能靠近，优选分开小于2. 5μπι。这里描述的示范性实施例可以如下利用已知光刻工艺制造。集成电路、微电子器件、微机电器件、微流器件和光电器件的制造涉及产生以某种方式相互作用的若干材料层。这些层中的一个或更多可以被图案化从而层的各个区域具有不同的电特性或其他特性，其可以在层内互连或者互连到其他层以产生电部件和电路。这些区域可以通过选择性引入或去除各种材料来产生。限定这种区域的图案一般通过光刻工艺产生。例如，光致抗蚀剂材料层施加到位于晶片衬底上的层上。光掩模(包含透明和不透明区域)用于以辐照形式(诸如紫外光、电子或X射线)选择性曝光该光致抗蚀剂材料。曝露或未曝露到辐照的光致抗蚀剂材料通过应用显影剂而被去除。然后可以将蚀刻应用到未被残留的抗蚀剂保护的层，当抗蚀剂被去除时，衬底上的层被图案化。替选地，也可以使用额外工艺，例如利用光致抗蚀剂作为模板构建一结构。现在将参照附图详细描述本发明的各种示范性实施例。虽然在下面的描述中阐述了各种细节，但是将理解，本发明可以实践为没有这些特定细节，对这里描述的发明可以作出许多对于实施而言特定的决定以获得器件设计者的特定目的，诸如顺应与工艺技术或者设计相关的约束，其将因实施而变化。虽然这种开发努力可能是复杂且耗时的，但是对于受益于本公开的本领域技术人员而言这仍是常规任务。此外，参考不包括每个器件特征或几何构型的简化剖视图描绘了一些外形，以避免限制或模糊了本发明。还将注意到，贯穿本详细描述，与磁传感器设计和操作、磁致电阻随机存取存储器(MRAM)设计、MRAM操作、半导体器件制造以及集成电路器件的其他方面相关的常规技术和特征可能未详细描述于此。虽然作为已有MRAM制造工艺的一部分，某些材料将被形成和去除以制造集成电路传感器，但是用于形成或去除这种材料的具体工序未在下面详细描述，因为这种细节是公知的并且对于教导本领域技术人员如何制造和使用本发明而言认为不是必需的。此外，这里包含的各个图中示出的电路/部件布局和配置旨在描绘本发明的示范性实施例。应注意，许多替代或额外电路/部件布局可以存在于实用实施例中。
·
参照图2和10，根据集成工艺的一示范性实施例，第一蚀刻停止层204沉积1002在衬底202上。第一电介质层206沉积1004在第一蚀刻停止层204上，多个第一槽208被蚀刻1006为穿过第一电介质层206到第一蚀刻停止层204。具有大于100且优选大于1000的磁导率的导磁材料212诸如NiFe或CoFeB沉积1008在第一多个槽208内且在第一电介质层206上。导磁材料212被从第一多个槽208的底部和从第一电介质层206的顶部回溅射去除1010 (图3)，产生在第一多个槽208的侧面216上的导磁层214 (也称为包覆层、或通量引导件、或通量集中器)。此外，在第一多个槽208的侧面216上形成导磁材料的步骤可以在时间上缩短或者被消除以允许一些导磁材料保留在第一和第二多个槽208、222的底部以及第一区域224上，由此在随后的步骤中例如通过抛光从第一电介质层206的顶表面去除导磁材料之后提供“U”形通量引导件。第二电介质层218然后沉积1021在槽208中的蚀刻停止层204上以及在电介质层206上。如果沉积工艺是共形工艺，那么第二电介质层218还将覆盖通量引导件216。第二多个槽222 (图4)和第一区域224被蚀刻1014为穿过第一电介质层206至第一蚀刻停止层204，优选地，导电材料226例如铜沉积1016在第一和第二多个槽208、222以及第一区域224中且被抛光1018以提供平滑表面228。替选地，金属诸如铝可以被沉积且然后被减除地图案化以形成被第一和第二多个槽208、222分隔开的导电线，之后导磁包覆层可以例如通过溅射沉积应用到残留的铝上的沟槽的侧面。第一区域224可以是与第二多个槽222正交地形成的槽。在该情况下，被填充的槽208是被减除地图案化的金属。替选地，第一多个槽208可以被填充有电介质材料。此外，导电材料226可以沉积为两个单独的层，第一层在第一多个槽208内，第二层在第一区域224和第二多个槽222内。还可以在形成通量引导件214的同时在第二多个槽222和区域224中形成导磁材料215 (见图11)。参照图5，第二蚀刻停止层232沉积1020在表面228上，第三电介质层234沉积在第二蚀刻停止层232上。第一多个通路236被蚀刻1024为穿过第三电介质234和第二蚀刻停止层232至第二多个槽222的一部分中的导电材料226，导电材料238置于1026第一多个通路236内。第一多个隧道结传感器(每个包括感测元件123和参考层127 (图I))形成1028在第三电介质层234上，参考层127中的每个接触第一多个通路236中的第一多个导电材料238之一。第二多个隧道结传感器(每个包括感测元件123和参考层127)形成1028在第三电介质层234上且在区域206上方。电介质层242然后沉积1030在第一多个隧道结传感器和第三电介质层234之上。参照图6，第三 蚀刻停止层246沉积1032在第四电介质层242上，第五电介质层248沉积1034在第三蚀刻停止层246上。第三和第四多个槽252、254被蚀刻1036为穿过第五电介质层248和第三蚀刻停止层246，第三多个槽252中的每一个形成在感测元件123中的每一个上方，第四多个槽254形成在第一和第二槽208、222上方，其间没有感测元件123。导磁材料256沉积1038在第三和第四多个槽252、254内且在第五电介质层248上。参照图7，导磁材料256被从第三和第四多个槽252、254的底部回溅射去除1040(图10)，得到在第三和第四多个槽252、254的侧面262上的导磁层258 (也称为包覆层、通量弓I导件或通量集中器)。第六电介质层264沉积1042在槽252、254中的第四电介质层242上以及在第五电介质层248上。参照图8，第五多个槽272被蚀刻1044为穿过第六和第五电介质层264和248、第三蚀刻停止层246以及一部分第四电介质层242到达感测元件123，而槽274被蚀刻为穿过第六和第五电介质层264和248、第三蚀刻停止层246以及一部分第四电介质层242，它们全部都在第一区域224上方。第五多个槽272和槽274还可包含通量集中器259，如图12所示。这些通量集中器259将优选以与通量集中器258相同的方式和相同的工艺形成。在槽274内进行进一步蚀刻1046以形成穿过第四和第三电介质层242、234和蚀刻停止层232到导电材料226的第二通路276，并在槽254内进行进一步蚀刻1046以形成第三通路277。通路277也在同时被蚀刻。导电材料282例如铜然后填充1048在第三、第四和第五槽以及独特槽274内并被抛光1050以形成平滑表面278。该导电材料还填充通路276和277。第四蚀刻停止层283沉积1052在表面278 (图9)上，第七电介质层284沉积1054在第四蚀刻停止层283上。第六和第七多个槽286、288被蚀刻1056在第七电介质层284中至第四蚀刻停止层283。在第六多个槽286中和第七多个槽288之一中进行1058另一蚀刻以在第六多个槽286和第七多个槽288的所述之一之间形成第三多个通路292分别至第四多个槽254和槽274。导电材料292诸如铜填充1060在第六和第七槽286、288以及第三多个通路292内。被填充的第六多个槽是导体以提供稳定场。结构200然后以公知方式被钝化1062。替选地，Al金属可以在沉积电介质284之前被沉积且然后被蚀刻以形成图案化顶层金属，然后电介质284可以被沉积在顶上。在另一示范性实施例(图13)中，槽253 (图12)与第三和第五槽252、272 (见图8)同时形成，全部区域具有沉积和溅射的导磁性通量引导件。这通过去除单独的电介质沉积和光刻步骤而简化了工艺。在另一示范性实施例(图11)中，槽224、222 (图12)与槽208 (见图8)同时形成，全部区域具有沉积和溅射的导磁性通量引导件。这通过去除单独的电介质沉积和光刻步骤进一步简化了工艺。在另一示范性实施例(图13)中，在第三蚀刻停止层246的沉积之后，通过沉积形成在第三蚀刻停止层246上的薄电介质层(未示出)，然后蚀刻停止于感测层123的上电极上的通路，制造至传感器的接触。在该通路245被蚀刻的同时，在图案化感测层123旁边蚀刻稍微更深的通路247，其停止在下电极127上，产生到参考层127的接触路径。在Ta、TaN、Ti或其他金属局部互连层249被沉积时，二通路都被填充。该局部互连249然后被图案化，电介质层248沉积在顶上。上通量引导件槽(253)可以如上面关于步骤1012描述的那样被制造，但是从感测层123物理偏移且不与其电接触。这允许在传感器布局和设计方面更自由。在又一实施例中，在上一段落中提及的局部互连层249的沉积之后，上通量引导件251可以完整地留在外。蚀刻停止层283和电介质层285被沉积且槽288被蚀刻。导磁材料可以被沉积和溅射在这些槽288中，然后它们被金属例如铜填充，并被CMP抛光。该结构然后被钝化。电介质202下面的金属层优选Al被图案化成导电线，其与在金属292之上通过电介质层(未示出)间隔开的金属层(优选Al)连接，且还被图案化成用 于对传感器施加自测试磁场的导电线。图14是通过图I的传感器器件141、142的有限元仿真计算的通量线的视图，沿Z方向130的磁场应用在器件上。有限兀方法(FEM)模拟表明所得磁通量线160表现出在传感器平面内的分量。传感器器件141由在感测元件122的相反端部上的通量引导件132和136表示。传感器器件142由在感测元件123的相反端部上的通量引导件133和137表示。换言之，感测元件122从通量引导件132和136延伸，感测元件123从通量引导件133和137延伸。外磁场的沿Z轴130的分量与通量引导件132、136、133和137相互作用以沿X轴120在感测元件122、123中产生不对称响应，如箭头170所示。以此方式，对于指向页面底部的Z方向130的外加磁场，感测元件122的磁化旋转离开参考层126的钉扎方向(并且到高电阻态)，而感测元件123的磁化朝向参考层127的钉扎方向旋转(并且到低电阻态)。对于沿X方向120的磁场,兀件122、123 二者都表现沿相同方向的诱导磁化(朝向高或低电阻态)。因此，通过将MTJ元件141、142导线连接成惠斯通桥以用于差分测量且扣除MTJ器件141、142的电阻，X磁场响应被消除，测量了两倍的Z磁场响应。图15是曲线图，示出对于置于感测元件之上和之下的25nm宽、500nm高的垂直段，Z/X灵敏度比率对覆层/传感器间隔的关系。随着覆层进入25纳米距离，Z/X灵敏度比率增大到约75%。通过诸如上面强调的那些等的横截面改变，或者通过改善通量引导件的高宽t匕，可以获得额外因子，例如使引导件更高将线性地增大Z/X灵敏度比率。因此，使通量引导件尽可能靠近感测元件，并且尽可能多地增大其高度而不负面影响磁微结构是重要的。在一示范性实施例中增大通量引导件214的高度的方式是在电介质206中蚀刻槽208 (图2)，沉积导磁材料212，用铜填充槽，然后进行化学机械抛光以使表面暴露。对所填充的槽208的顶部再次重复相同工艺，使得从该工艺流程的两次(或更多次)重复获得的通量引导件直接垂直对准。可选的电介质间隔层(未示出)可以沉积在多个通量引导件302、304之间以使它们彼此磁去耦，从而减小磁畴形成在形成于两个垂直对准的通量引导件302、304之间的界面处的微结构处的倾向。该工艺还可以用于通量引导件258。此外，通路可以形成在电介质204之下且覆盖有导磁材料212并与第一多个槽208的侧面216在相同时间被填充。该工艺形成更高的通量引导件，其中通路的侧面与第一多个槽216的侧面对准。
尽管所描述的这里公开的示范性实施例涉及各种传感器结构及其制造方法，但是本发明无需局限于示出本发明的发明方面的示范性实施例，本发明可应用于许多半导体工艺和/或器件。因此，上面公开的特定实施例仅是示范性的，不应作为对本发明的限制，因为本发明可以被修改和以不同但等价的方式实践，所述方式对于受益于这里的教导的本领域技术人员而言是显然的。例如，传感器结构中的感测层和钉扎层的相对位置可以颠倒从而钉扎层在上，感测层在下。感测层和钉扎层还可以用与所公开的那些不同的材料形成。此夕卜，所描述的层的厚度可以偏离所公开的厚度值。因此，前面的描述无意将本发明限制到所阐述的特定形式，而是相反，旨在覆盖可包括在所附权利要求限定的本发明的思想和范围内的这些替换、修改和等价，因此本领域技术人员应理解，他们可以进行各种修改、替代和替换而不偏离本发明的最宽形式的思想和范围。上面关于特定实施例描述了益处、其他优点和对问题的解决方案。然而，益处、优点、对问题的解决方案以及可使任何益处、优点或解决方案发生或变得更显著的任何元件(或多个元件)不被解释为任意或全部权利要求的关键、必需或必要特征或要素。这里使用时，术语“包括”、“包含”或其任何其他变体旨在覆盖非排除性的包括，使得包括一列元素的 工艺、方法、物件或装置不是仅包括那些元素，而是可以包括未明确列出的或这种工艺、方法、物件或装置固有的其他元素。虽然在前面的详细描述中已经给出了至少一个示范性实施例，但是应理解，存在大量变型。还应理解，该示范性实施例或多个示范性实施例仅是例子，无意以任何方式限制本发明的范围、应用性或配置。而是，前面的详细描述将向本领域技术人员提供实施本发明的示范性实施例的便利路线图，应理解，在示范性实施例中描述的元件的功能和布置方面可以进行各种改变而不偏离所附权利要求阐明的本发明的范围。
权利要求
1.一种集成磁致电阻磁场传感器元件的方法，该磁致电阻磁场传感器元件具有带面内磁场灵敏度的膜平面和配置为对垂直于该膜平面的磁场分量进行响应的离面通量引导件，该方法包括在第一电介质层内蚀刻第一和第二多个槽，第一和第二多个槽中的每个槽具有底部和侧面；在至少第一多个槽中的每个的侧面上沉积第一材料，该第一材料具有高磁导率；在第一多个槽中沉积第二材料且在第二多个槽内沉积第三材料，该第三材料是导电的；在该第一电介质层以及该第一和第二多个槽上沉积第二电介质层；形成穿过该第二电介质层到该第二槽的第一部分中的第三材料的第一多个导电通路；在该第二电介质层上形成邻近第一多个槽的侧面定位的第一多个磁致电阻磁场传感器元件，该第一多个磁致电阻磁场传感器元件中的每一个耦接到该第二多个通路之一；以及在该第二电介质层和该第一多个磁致电阻磁场传感器元件上沉积第三电介质层。
2.如权利要求I所述的方法，其中，该磁致电阻磁场传感器元件包括磁隧道结。
3.如权利要求I所述的方法，其中，该第一材料包括磁导率大于100的材料。
4.如权利要求I所述的方法，还包括形成穿过该第三电介质层到该磁致电阻磁场传感器元件的第二多个导电通路；以及在该第三电介质层上形成多条导电线，该多条导电线中的每一条都电耦接到该第二多个导电通路之一。
5.如权利要求4所述的方法，还包括形成穿过第二和第三电介质层到该第二多个槽之一中的第三材料的第三多个导电通路；以及形成在该多个第二槽的该第一部分上的稳定层以及耦接到该第三多个导电通路中的至少一个的接触焊盘。
6.如权利要求I所述的方法，还包括在该第二电介质层上形成关于该第一多个槽的侧面定位且配置成对外加磁场的垂直分量不进行响应的第二多个磁致电阻磁场传感器元件。
7.如权利要求I所述的方法，其中，沉积第二材料的步骤包括沉积导电材料。
8.如权利要求I所述的方法，其中，沉积第二材料的步骤包括沉积电介质材料。
9.如权利要求I所述的方法，其中，沉积第一材料包括在该第一多个槽中沉积第一材料；以及回溅射该第一材料以将该第一材料转移到该第一多个槽的侧面。
10.如权利要求6所述的方法，其中，形成稳定层的步骤包括形成包括铜的稳定层。
11.如权利要求I所述的方法，其中，沉积第二材料和第三材料的步骤包括在同一处理步骤中沉积导电材料。
12.如权利要求I所述的方法，还包括在该第三电介质层上沉积第四电介质层；在该第四电介质层中蚀刻第三多个槽和第四多个槽；在第三和第四多个槽的侧面上沉积所述第一材料；在该第四电介质层内蚀刻第五多个槽和独特槽；在该独特槽与该第一区域之间形成导电通路；以及用导电材料填充该第三、第四和第五多个槽以及该独特槽。
13.如权利要求I所述的方法，其中，沉积第一材料的步骤包括沉积NiFe。
14.如权利要求I所述的方法，还包括在该第一电介质层之下形成第四电介质层；以及蚀刻第三多个槽，每一个都对准在第一多个槽中的每一个的下面；以及沉积第一材料在第三多个槽中的每个的侧面上，第一材料具有高磁导率；以及沉积第二材料在该第三多个槽中。
15.如权利要求I所述的方法，还包括在该第一电介质层之下形成第四电介质层；以及蚀刻第三多个槽，每一个对准在第一多个槽中的每一个之下；以及其中沉积第一材料在至少第一多个槽中的每个的侧面上还沉积该第一材料在第三多个槽中的每个的侧面上。
16.—种集成单芯片三轴磁致电阻磁场传感器的方法,该单芯片三轴磁致电阻磁场传感器具有形成在膜平面中且具有面内磁场灵敏度的第一和第二磁致电阻磁场传感器元件以及具有离面灵敏度的第三磁致电阻磁场传感器元件，该第三磁致电阻磁场传感器元件包括配置为引导与在所述膜平面中的第三磁致电阻磁场传感器元件垂直的磁场分量的通量引导件，该方法包括在第一电介质层的第一部分内，蚀刻该第一电介质层内的第一和第二多个槽，第一和第二多个槽中的每个槽具有底部和侧面；沉积第一材料在至少该第一多个槽中的每个的侧面上，该第一材料具有高磁导率；沉积第二材料在第一多个槽中且沉积第三材料在第二多个槽内，该第三材料是导电的；沉积第二电介质层在该第一电介质层以及该第一和第二多个槽上；形成穿过该第二电介质层到该第二槽的第一部分中的第三材料的第一多个导电通路；在第一电介质层的第二部分内，在该第二电介质层上形成第一和第二多个磁致电阻磁场传感器兀件；在该第二电介质层上形成与该第一多个槽的侧面相邻地定位的第三多个磁致电阻磁场传感器元件，第一多个磁致电阻磁场传感器元件中的每一个电耦接到第二多个通路之一；以及沉积第三电介质层在该第二电介质层和该第一多个磁致电阻磁场传感器元件上。
17.如权利要求16所述的方法，其中，该磁致电阻磁场传感器元件包括磁隧道结。
18.如权利要求16所述的方法，还包括形成穿过该第三电介质层到该磁致电阻磁场传感器元件的第二多个导电通路；以及在该第三电介质层上形成多条导电线，该多条导电线中的每一条都电耦接到该第二多个导电通路之一。
19.如权利要求18所述的方法，还包括 形成穿过第二和第三电介质层到该第二多个槽之一中的第三材料的第三多个导电通路；以及形成在该多个第二槽的该第一部分上的稳定层以及耦接到该第三多个导电通路中的至少一个的接触焊盘。
20.如权利要求16所述的方法，还包括形成穿过第三电介质层到磁致电阻磁场传感器元件的第二多个导电通路；在第三电介质层上形成多条导电线，该多条导电线中的每一条电耦接到该第二多个导电通路之一；在该多条导电线和该第三电介质层上沉积第四电介质层；在该第四电介质层中蚀刻第三多个槽；形成穿过该第二和第三电介质层到该第二多个槽之一中的第三材料的第三多个导电通路；沉积第四材料到该第三多个导电通路和该第三多个槽中，该第四材料是导电的；以及沉积电介质钝化层。
21.如权利要求20所述的方法，还包括形成到该第一多个槽之一中的第二材料的第三多个导电通路。
22.如权利要求20所述的方法，还包括在该钝化层中形成导电通路；以及形成在该钝化层上且与该钝化层中的导电通路电接触的导电自测试线。
23.如权利要求20所述的方法，其中，该磁致电阻磁场传感器元件包括磁隧道结。
24.如权利要求20所述的方法，还包括形成穿过第三电介质层到磁致电阻磁场传感器元件的第二多个导电通路；以及在第三电介质层上形成多条导电线，该多条导电线中的每一条电耦接到该第二多个导电通路之一。
25.如权利要求24所述的方法，还包括形成穿过该第二和第三电介质层到该第二多个槽之一中的第三材料的第三多个导电通路；以及形成在该多个第二槽的第一部分上的稳定层和耦接到该第三多个导电通路中的至少一个的接触焊盘。
全文摘要
半导体工艺集成三个桥电路在单个芯片上以感测沿三个正交方向的磁场，每个桥电路包括耦接为惠斯通桥的磁致电阻传感器。该工艺包括形成磁致电阻传感器以及在三个桥电路之一上的用于将“Z”轴磁场传输到取向在XY平面内的传感器上的多个通量引导件的各种沉积和蚀刻步骤。
文档编号G01R33/02GK102918413SQ201180024124
公开日2013年2月6日 申请日期2011年3月29日 优先权日2010年3月31日
发明者R·韦格, P·马瑟, K·史密斯, S·阿加瓦尔, J·斯劳特 申请人:艾沃思宾技术公司