专利名称：一种纳秒级超窄脉冲测量方法及系统的制作方法
技术领域：
本发明属于信号检测领域，尤其涉及一种新型纳秒级超窄脉冲测量方法及系统。背景技 术窄脉冲信号测量在通信、导航、电子对抗、雷达等领域有着广泛的应用与需求，在核反应堆衰变、高压放电检测、噪声处理等方面也需要获取窄脉冲信号的相关信息实现对系统的有效控制。目前，大部分的窄脉冲测量系统的研究都集中在十几至几十纳秒以上的脉冲信号上，对于几纳秒级的窄脉冲检测的研究相对较少，这也是窄脉冲信号测量领域的一个技术难题。传统的脉冲信号测量的方案主要有以下两种
I) AD采样方案。该方案通过AD对脉冲信号进行采样，得到脉冲信号的整体波形以及幅度等相关信息，从而进一步对脉冲信号进行分析处理。对于脉宽在几百纳秒以上的脉冲信号，这种方案是可行的，通过AD可以得到脉冲信号的完整采样波形以及脉冲幅值大小，并最终得到超过脉冲比较阈值的脉冲个数。但是对于几纳秒窄脉冲信号，这种方式需要AD具有极高的采样率，采样得到的数据也将急剧增加，数据处理也将变得非常困难。如采用极高速的AD器件，价位极高。因此，采用AD采样方案测量纳秒窄脉冲信号存在成本高，系统复杂度大等问题。2)峰值保持方案。该方案首先采用峰值保持电路捕获脉冲信号的峰值，然后再对脉冲信号进行后续处理。同样对于脉宽在几百纳秒以上的脉冲信号，能够很好的检测出脉冲信号的幅值以及超过脉冲比较阈值的脉冲个数。对于十几纳秒甚至几纳秒的窄脉冲信号，由于脉宽窄、占空比低，加上外界噪声的干扰，采用峰值保持电路难以准确捕捉纳秒窄脉冲信号，并对其实施测量。鉴于以上情况，本发明采用并行比较型的超高速ECL比较器和ECL触发器阵列实现对纳秒窄信号的捕捉和锁存，并结合相关模块对设定时间片内脉冲的最大幅值和超过脉冲比较阈值的脉冲个数进行测量。
发明内容
本发明所要解决的技术问题是为了克服现有技术纳秒窄脉冲信号测量时采样数据量大，数据处理困难，以及脉冲捕获困难等问题，本发明提出一种纳秒窄脉冲测量方法，高速脉冲测量模块和FPGA控制模块作为系统的测量和控制部分，通过人机交互模块查看测量结果和设定系统工作参数，并将测量结果以文件形式进行保存。本发明的目的在于根据触发信号和时间片设定检测每一时间片内脉冲最大幅值以及超过脉冲比较阈值的脉冲个数。本发明解决上述技术问题的技术方案是采用基于FPGA的嵌入式系统结构，按被测脉冲信号的周期性引入触发信号，并可根据对被测信号的关心测度对整个测量周期进行时间片分割，以时间片为单位对时间片内脉冲信号的最大幅值和超过设定幅度的脉冲个数进行测量。系统利用ECL器件的超高速特点，组合使用ECL比较器阵列和ECL触发器阵列对脉冲信号进行捕捉和锁存保证系统的高速性能，并结合脉冲幅度估计算法实现窄脉冲幅度的高精度测量。 本发明提出一种纳秒级超窄脉冲测量系统，该系统包括高速脉冲测量模块、FPGA控制模块、人机交互模块，人机交互模块用于查看脉冲测量结果和设置系统工作参数，高速脉冲测量模块包括3路高速数模转换器、电阻分压网络、超高速射极耦合逻辑ECL比较器阵列以及超高速ECL触发器阵列，其中两路高速数模转换器DAL_H和DAC_L为ECL比较器阵列提供上、下限参考电压，电阻分压网络在上、下限参考电压范围内进行多级网络分压，分别为ECL比较器阵列提供参考比较电压，ECL比较器阵列和ECL D触发器阵列对脉冲信号进行捕捉和锁存，对设定时间片内脉冲的最大幅值进行测量，另一路高速数模转换器DAC_T提供脉冲比较阈值，作为脉冲个数测量比较器的参考比较电压，超过脉冲比较阈值的脉冲信号使ECL比较器的输出跳变从而触发ECL T触发器翻转，FPGA控制模块对测量时间片内的T触发器输出信号计数得到时间片内的脉冲数。本发明还提出一种纳秒级超窄脉冲测量方法，高速脉冲测量模块对设定时间片内脉冲的最大幅值和超过脉冲比较阈值的脉冲个数进行测量，当脉冲幅值超过比较器的参考电压值时比较器的输出电平发生跳变，使ECL D触发器置位，ECL D触发器输出信号经过电平转换后送给FPGA，然后等待下一时间片测量开始，实现每个时间片中的输入脉冲幅度最大值测量；每个测量时间片内，当脉冲幅值超过阈值比较器的参考电压时，比较器输出电平发生跳变，从而触发ECL T触发器翻转，经过电平转换后将信号输出送给FPGA计数，实现输入脉冲个数测量。脉冲幅度测量部分，FPGA控制模块对两个高速数模转换器DAL_H和DAC_L进行配置产生高、低两路参考电压，通过电阻分压网络得到一组参考电压分别作为ECL比较器CMP阵列的一路输入，脉冲信号通过限幅保护电路后作为CMP阵列的另一路输入，在测量时间片开始时对ECL D触发器DFF阵列复位，当输入脉冲信号从小于参考电压变为大于参考电压时，对应比较器输出发生跳变导致其后的触发器置位，在测量时间片结束时FPGA读取ECL D触发器DFF阵列的输出，并根据参考电压值计算测量时间片内的脉冲幅度最大值，电平转换电路将ECL D触发器输出的ECL电平转换为TTL电平输入FPGA，脉冲计数测量部分，在测量时间片开始时FPGA配置数模转换器DAC_T设置脉冲计数比较阈值，脉冲计数比较阈值、脉冲信号输入脉冲个数测量比较器产生跳变脉冲进入ECL T触发器TFF，使T触发器连续翻转，FPGA对测量时间片内的T触发器输出信号计数得到时间片内的脉冲数。本发明按并行比较的方式，采用超高速ECL比较器和ECL触发器阵列实现对纳秒窄信号的捕捉和锁存，并对设定时间片内窄脉冲的最大幅值和超过脉冲阈值的脉冲个数进行测量。利用FPGA的高速特性，用硬件实现耗时大的软件算法，提高了程序的执行效率，保证了本发明的高速处理能力，具有很好实时性和可靠性。本发明成本低，工作稳定、可靠，易于扩展和升级，并且包含多种测量模式和人机交互模式。经实际应用表明本发明专利能有效检测出每一时间片内窄脉冲信号的最大幅值和超过脉冲比较阈值的脉冲个数，针对50mV以上的周期信号或其他规律性较强的信号幅值误差范围在5%以内，时间分辨率最高可达IOnS0
图I本发明纳秒超 窄脉冲测量系统总体结构框 图2本发明纳秒超窄脉冲测量系统的方案原理框图。
具体实施例方式以下针对附图和具体实例对本发明的实施进行详细说明。图I所示为本发明纳秒超窄脉冲测量系统总体结构框图，系统包括高速脉冲测量模块、FPGA控制模块、以及PS/2键盘、液晶显示屏和以太网接口等人机交互模块，其中，高速脉冲测量模块包括3路高速数模转换器(DAC)、电阻分压网络、超高速射极耦合逻辑(ECL)比较器阵列以及超高速ECL触发器阵列，两路高速DAC为ECL比较器阵列提供上、下限参考电压，电阻分压网络在上、下限参考电压范围内进行多级网络分压，为ECL比较器阵列中每一比较器提供参考比较电压，ECL比较器阵列和ECL D触发器阵列对脉冲信号进行捕捉和锁存，对设定时间片内脉冲的最大幅值进行测量，另外一路高速DAC提供脉冲比较阈值，作为脉冲个数测量比较器的参考比较电压，超过脉冲比较阈值的脉冲信号会导致ECL比较器的输出跳变从而触发ECL T触发器的翻转实现超过脉冲比较阈值的脉冲个数测量；FPGA控制模块负责系统运行控制和各外设的管理，采用在FPGA中嵌入Nios II软核处理器的方式，形成嵌入式系统加并行用户逻辑模块的结构。嵌入式系统管理PS/2键盘、液晶显示屏、以太网接口等外设，并配置DAC控制模块、脉冲测量控制模块按指定模式进行并行工作。其中DAC控制模块根据系统触发周期和时间片设置配置高速DAC的输出值，用于提供ECL比较器阵列上、下限参考电压，脉冲测量控制模块用于脉冲测量过程控制；PS/2键盘、液晶显示屏和以太网接口等人机交互模块用于查看测量结果和设置系统工作参数。图2所示为本发明纳秒超窄脉冲测量系统原理框图，根据系统功能分为脉冲幅度测量部分和脉冲计数测量部分。脉冲幅度测量部分=FPGA对两个高速数模转换器(DAC)DAL_H和DAC_L进行配置产生高、低两路参考电压，然后通过高精度电阻分压网络得到一组参考电压作为ECL比较器CMP阵列的一端输入，脉冲信号输入后通过限幅保护电路后送给ECL比较器阵列与各个参考电压进行比较，在测量时间片开始时对ECL D触发器DFF阵列进行复位，在输入信号幅度变化过程中，输入信号从小于参考电压到大于参考电压的过程会导致对应路的比较器输出发生跳变形成上升沿跳变信号导致其后的比较器置位(由于ECL器件的超高速特性，nS级的窄脉冲也能被次电路捕获)，在测量时间片结束时通过FPGA读取最终ECL D触发器阵列的结果并结合设定的参考电压值可以计算得到测量时间片中脉冲幅度最大值，由于FPGA为TTL电平，而ECL D触发器输出为ECL电平，故增加了 ECL到TTL的电平转换电路。系统在测量脉冲幅度的过程中也同时进行脉冲计数测量，脉冲计数测量部分在测量时间片开始时FPGA配置数模转换器DAC_T设置脉冲计数比较阈值，输入脉冲信号通过比较器产生跳变脉冲进入ECL T触发器，由于T触发器的连续翻转特性，FPGA可以通过对测量时间片内经过电平转换电路后的T触发器输出信号进行计数得到时间片内的脉冲数。系统具体时间片设定按如下方式进行在使用外部触发信号情况下，系统在触发信号到来后开始按设定的时间片长度进行第一个时间片的测量(即完成第一时间片内的脉冲幅度测量和脉冲个数测量)，第一个时间片结束后继续进行第二个时间片的测量，依次直至下一个触发信号到来重新开始第一个时间片的测量。在不使用外部触发信号情况下，系统根据设定的测量信号周期和每个信号周期分配的时间片个数产生一个内部触发信号，并计算每个时间片的时间，按上述使用外部触发信号情况同样方式对时间片轮流进行测量。按图I结构将脉冲信号和触发信号(可选，根据系统设定是否使用外部触发信号而定)接入测量系统，下面是测量过程的具体说明
1.系统上电后首先对PS/2键盘、液晶显示屏、以太网接口等外围设备进行初始化和自检；
2.完成初始化和自检后，系统读取Flash存储器中的配置数据进行各项测量参数的 设定，参数包括是否使用外部触发信号、测量信号周期(可选，在不使用外部触发信号时使用)、每个信号周期分配的时间片个数或时间片长度、脉冲信号幅度测量上限、脉冲信号幅度测量下限、脉冲计数比较阈值、系统IP地址以及测量模式等。完成设定后系统开始按照配置的参数进行测量；
3.测量过程中可通过PS/2键盘和液晶显示屏对系统参数进行重新设定，重新设定的参数将存储到系统的Flash存储器中，用于下次重新开机时对系统进行配置；
4.系统根据参数设置形成测量时间片。在使用外部触发信号情况下，系统在触发信号到来后开始按设定的时间片长度进行第一个时间片内脉冲幅度和脉冲个数的测量，第一个时间片结束后继续进行第二个时间片内脉冲幅度和脉冲个数的测量，依次直至下一个触发信号到来重新开始第一个时间片的测量。在不使用外部触发信号情况下，系统根据设定的测量信号周期和每个信号周期分的时间片个数产生一个内部触发信号，并计算每个时间片的时间，按上述同样方式按时间片轮流进行测量。5.系统根据测量模式不同使用不同的方式进行脉冲幅度的测量，针对不同的脉冲信号和测量需求主要有普通测量模式、高精度测量模式和智能测量模式。各模式的具体测量过程如下
I)普通测量模式。该模式是针对测量精度要求不高或脉冲信号无规律的情况设计的一种测量模式。该模式预先通过手动方式配置测量电路的上、下参考电压在脉冲信号幅度的合理范围之内，并且在一个脉冲信号周期内每一时间片的上、下参考电压值分别保持设定值不变，系统根据时间片内的EDL D触发器最大触发级数和配置的上、下参考电压值直接计算测量结果。由于比较级数有限，测量结果精度较低，但该方法一个脉冲周期即可测得结果，反应速度快。对于采用N路的比较器阵列，如上、下参考电压设置为VH，VL情况，其分辨
II
率为^，测量误差为(VH — VL)。
I-' -J.2)高精度测量模式。该模式是针对周期信号或其他规律性较强的信号采取分段测量方式实现的一种高精度测量模式。该模式通过手动方式预先配置测量电路的上、下参考电压在脉冲信号幅度的合理范围之内，继而将上、下参考电压N等分(N可以由用户设定，N为自然数)，即通过DAC分别配置测量电路的上、下参考电压N次，并且每次配置后一个脉冲信号周期内的上、下参考电压值保持不变。取I为I到N，则第I次测量时，上、下参考电压设置值分别为
H—I = 1.1+UVH-VT) X)*I(I)
权利要求
1.一种纳秒级超窄脉冲测量系统，该系统包括高速脉冲测量模块、FPGA控制模块、人机交互模块，人机交互模块用于查看脉冲测量结果和设置系统工作参数，其特征在于，高速脉冲测量模块包括3路高速数模转换器、电阻分压网络、超高速射极耦合逻辑ECL比较器阵列以及超高速ECL触发器阵列，其中两路高速数模转换器DAL_H和DAC_L为ECL比较器阵列提供上、下限参考电压，电阻分压网络在上、下限参考电压范围内进行多级网络分压，分别为ECL比较器阵列提供参考比较电压，ECL比较器阵列和ECL D触发器阵列对脉冲信号进行捕捉和锁存，对设定时间片内脉冲的最大幅值进行测量，另一路高速数模转换器DAC_T提供脉冲比较阈值，作为脉冲个数测量比较器的参考比较电压，超过脉冲比较阈值的脉冲信号使ECL比较器的输出跳变从而触发ECL T触发器翻转，FPGA控制模块对测量时间片内的T触发器输出信号计数得到时间片内的脉冲数。
2.根据权利要求I所述的纳秒级超窄脉冲测量系统，其特征在于，当使用外部触发信号时，系统在触发信号到来后进行第一个时间片的测量，第一个时间片结束后进行第二个时间片的测量，依次直至下一个触发信号到来重新开始第一个时间片的测量。
3.根据权利要求I所述的纳秒级超窄脉冲测量系统，其特征在于，在不使用外部触发信号时，系统根据设定的测量信号周期和每个信号周期分配的时间片个数产生一个内部触发信号，并计算每个时间片，根据时间片轮流进行测量。
4.根据权利要求I一 3其中之一所述的纳秒级超窄脉冲测量系统，其特征在于，对高精度测量模式，将上、下参考电压N等分，则第I次测量时，上、下参考电压设置值H_I、L_I分别为 其中，VH、VL分别为初始上、下限参考电压，N为自然数，1=1，2……N。
5.一种纳秒级超窄脉冲测量方法，其特征在于，高速脉冲测量模块对设定时间片内脉冲的最大幅值和超过脉冲比较阈值的脉冲个数进行测量，当脉冲幅值超过比较器的参考电压值时比较器的输出电平发生跳变，使ECL D触发器置位，ECL D触发器输出信号经过电平转换后送给FPGA控制模块，然后等待下一时间片测量开始，实现每个时间片中的脉冲幅度最大值测量海个测量时间片内，当脉冲幅值超过阈值比较器的参考电压时，比较器输出电平发生跳变，从而触发ECL T触发器翻转，经过电平转换后将信号输出送给FPGA控制模块计数，实现脉冲个数测量。
6.根据权利要求5所述的测量方法，其特征在于，脉冲幅度测量部分，FPGA控制模块对两个高速数模转换器DAL_H和行配置产生高、低两路参考电压，通过电阻分压网络得到一组参考电压分别作为ECL比较器CMP阵列的一路输入，脉冲信号通过限幅保护电路后作为CMP阵列的另一路输入，在测量时间片开始时对ECL D触发器DFF阵列复位，当输入脉冲信号从小于参考电压变为大于参考电压时，对应ECL比较器输出发生跳变导致其后的触发器置位，在测量时间片结束时FPGA控制模块读取ECL D触发器DFF阵列的输出，并根据参考电压值计算测量时间片内脉冲幅度最大值，电平转换电路将ECL D触发器输出的ECL电平转换为TTL电平输入FPGA，脉冲计数测量部分，在测量时间片开始时FPGA控制模块配置数模转换器DAC_T设置脉冲计数比较阈值，脉冲计数比较阈值、脉冲信号输入脉冲个数测量比较器产生跳变脉冲进入ECL T触发器TFF，使T触发器连续翻转，FPGA对测量时间片内的T触发器输出信号计数得到时间片内的脉冲数。
7.根据权利要求5或6所述的测量方法，其特征在于，高速脉冲测量模块中高速DAC为ECL比较器阵列提供上、下限参考电压、脉冲比较阈值，电阻分压网络在上、下限参考电压范围内进行多级分压，为ECL比较器阵列中每一比较器提供参考比较电压，ECL比较器阵列和ECL触发器阵列对脉冲信号进行捕捉和锁存，对设定时间片内脉冲的最大幅值和超过脉冲比较阈值的脉冲个数进行测量。
8.根据权利要求5或6所述的测量方法，其特征在于，所述FPGA控制模块根据系统时间片设置将触发信号一个周期分成多个时间片对脉冲信号进行测量，并根据系统对各个时间片脉冲幅度的估计动态配置参考比较电压高速DAC的值。
9.根据权利要求5或6所述的测量方法，其特征在于，当使用外部触发信号时，系统在触发信号到来后进行第一个时间片的测量，第一个时间片结束后进行第二个时间片的测量，依次直至下一个触发信号到来重新开始第一个时间片的测量；在不使用外部触发信号时，系统根据设定的测量信号周期和每个信号周期分配的时间片个数产生一个内部触发信号，并计算每个时间片，根据时间片轮流进行测量。
10.根据权利要求5或6其中之一所述的纳秒级超窄脉冲测量系统，其特征在于，对高精度测量模式，将上、下参考电压N等分，则第I次测量时，上、下参考电压设置值H_I、L_I分别为丑—/ = VL + WH - VL) / N、^LLJ = VL + {(VH - Jl) / .V) * (/ -1),其中，VH、VL分别为初始上、下限参考电压，N为自然数，1=1，2……N。
全文摘要
本发明提出一种纳秒级超窄脉冲测量方法及系统，涉及信号检测领域。系统主要由高速脉冲测量模块、现场可编程门阵列(FPGA)控制模块以及人机交互模块组成。根据可编程时间片的大小和不同测量模式，检测每一时间片内的脉冲最大幅值以及超过某一设定比较阈值的脉冲个数。利用FPGA的高速特性，用硬件实现耗时大的软件算法，提高了程序的执行效率，保证了本发明的高速处理能力，具有很好实时性和可靠性。
文档编号G01R23/10GK102621383SQ20121007904
公开日2012年8月1日 申请日期2012年3月23日 优先权日2012年3月23日
发明者任勇, 何伟, 孙建, 张玲, 李经章, 林英撑, 赵海, 黄科 申请人:重庆大学