芯片测试结构、装置及方法
【专利摘要】本发明提供一种芯片测试结构、装置及方法，其中芯片测试结构包括一测试元件、一承载元件及多个芯片。测试元件具有一第一基板、至少一第一电连接器及一测试模块；承载元件具有一第二基板、至少一第二电连接器及多个芯片承载座；该些芯片分别可分离地设置在该些芯片承载座上；该至少一第一电连接器及该至少一第二电连接器为相面对，且相电性连接，以使该测试模块得以检测该些芯片承载座上的该些芯片。
【专利说明】芯片测试结构、装置及方法
【技术领域】
[0001]本发明关于一种测试结构、装置及方法，特别关于一种芯片测试结构、装置及方法。
【背景技术】
[0002]近年来由于芯片制造技术的提升，有效地增加了生产的速度，大量的芯片快速地被制造出来，如果没有测试流程将不良的芯片筛选，会为应用带来极大的不便，伴随着生产加速而有必要同步演进的测试技术，成了目前芯片制造厂最渴望精进的课题。
[0003]芯片生产虽然依照标准流程进行，一切由机械化处理，但是并不能保证生产出来的芯片百分之百的品质，必定会有一定比率的不良品，该些不良品如果流入市面或是安装到高精度的仪器上，将会造成使用者极大的不便；因此，有必要对生产出来的芯片做品质测试，将不良品筛选出来；如果测试流程的速度可以有效提升，还可以加快销售的速度，进一步增进以芯片制作仪器的速度。
[0004]芯片测试的方式是将电信号输送至待测芯片里，再让信号由芯片回传给测试系统，让系统辨认信号的完整性，藉此评断芯片的良劣与否。
[0005]然而，现有的测试系统仅一次对一个芯片做测试。若有多个待测芯片时，测试系统需依次地对该些待测芯片进行测试，并无法同时测试该些芯片；因此，该些待测芯片都测试完将会耗费大量的时间。再者，该些芯片测试完后，必需将该些芯片从测试系统取出后，才能让下一批待测芯片装放置在该测试系统中来进行测试；换言之，下一批的待测芯片无法短时间内就放置在测试系统中进行测试，而是需等到前一批芯片从测试系统取出后。总结地说，现有的芯片测试系统在测试多个或多批芯片时，测试效率并不佳。
[0006]有鉴于此，提供一种可改善上述缺失的芯片测试结构、装置或方法，乃为业界亟待解决的问题。
【发明内容】
[0007]本发明的一目的在于提供一种芯片测试结构、装置及方法，可改善多个或多批芯片的测试效率。
[0008]为达上述目的，本发明提供的芯片测试结构，包括一测试元件、一承载元件及多个芯片。测试元件具有一第一基板、至少一第一电连接器及一测试模块，测试模块及第一电连接器都设置在第一基板上，且第一电连接器电性连接测试模块；承载元件具有一第二基板、至少一第二电连接器及多个芯片承载座，芯片承载座及第二电连接器都设置在该第二基板上，且第二电连接器电性连接该些芯片承载座；芯片分别可分离地设置在芯片承载座上；第一电连接器及第二电连接器相电性连接，以使该测试模块得以检测该些芯片承载座上的该些芯片。
[0009]为达上述目的，本发明提供的芯片测试装置，包括:一外壳，具有一第一基座及一第二基座，该第一基座及该第二基座分别具有多个轨道，该第一基座及该第二基座为相并排；以及至少一如上所述的芯片测试结构，该芯片测试结构的该测试元件设置在该第一基座的该些轨道的其中一个上，该承载元件设置在该第二基座的该些轨道的其中一个上。
[0010]为达上述目的，本发明提供的芯片测试方法，包括:将多个芯片分别设置在一承载元件的多个芯片承载座上；将该承载元件电性连接一测试元件，使得该测试元件的一测试模块电性连接该些芯片承载座及该些芯片；以及使该测试模块检测该些芯片承载座上的该些芯片。
[0011]为让上述目的、技术特征及优点能更明显易懂，下文以较佳的实施例配合所示附图进行详细说明。
【专利附图】
【附图说明】
[0012]图1为依据本发明的第一实施例的芯片测试结构的示意图；
[0013]图2为图1的芯片测试结构的芯片及芯片承载座的示意图；
[0014]图3为依据本发明的第二实施例的芯片测试结构的示意图；
[0015]图4为依据本发明的第三实施例的芯片测试装置的示意图；
[0016]图5为图4的芯片测试装直的基座的不意图；
[0017]图6为图4的芯片测试装置的测试结构与外壳的示意图；
[0018]图7为依据本发明的第四实施例的芯片测试方法的流程图。
[0019]附图标记说明:
[0020]1、2:芯片测试结构；
[0021]3:芯片测试装置；
[0022]10:测试元件；
[0023]11:第一基板；
[0024]12:第一电连接器；
[0025]13:测试模块；
[0026]20:承载元件；
[0027]21:第二基板；
[0028]22:第二电连接器；
[0029]23:芯片承载座；
[0030]24:把手；
[0031 ]30:心片；
[0032]40:连接件；
[0033]50:夕卜壳；
[0034]51:第一基座；
[0035]511:轨道；
[0036]52:第二基座；
[0037]521:轨道；
[0038]53:隔板；
[0039]60:加热器。【具体实施方式】
[0040]以下将通过数个实施例来解释本
【发明内容】
，然而，关于实施例中的说明仅为阐释本发明的技术内容及其目的功效，而非用以直接限制本发明。须说明的是，以下实施例以及附图中，与本发明非直接相关的元件已省略而未示出；且附图中各元件的数量、尺寸及相对位置关系仅用以示意以便了解，非用以限制实施的元件数量、比例及尺寸大小。
[0041]图1为依据本发明的第一实施例的芯片测试结构的示意图，图2为图1的芯片测试结构的芯片及芯片承载座的示意图，请参照图1及图2所示。在本发明的第一实施例中，一芯片测试结构I被不出，其包括:一测试兀件10、一承载兀件20及多个芯片30 ;各兀件的技术内容依次说明如下。
[0042]测试元件10具有一第一基板11、至少一第一电连接器12及一测试模块13。第一基板11用以承载其他物体(例如第一电连接器12及测试模块13)，且能为该些物体之间提供电流传递媒介，因此第一基板11可为一印刷电路板或金属电路板等具有类似功能的元件。
[0043]至少第一电连接器12用以与后述的第二电连接器22相插接(或是与图3所示的第二实施例中的连接件40相插接)，以使测试元件10所产生的测试信号或数据可传递至承载元件20 ;至少一第一电连接器12意指第一电连接器12的数目可为一个或多个，而本实施例中，第一电连接器12的数目以三个为例。
[0044]测试模块13可提供用以测试芯片的测试信号或数据，并可读取及分析该些测试信号或数据，以判断该些待测芯片的性能正常与否。测试模块13可由数个电子元件(电子、电容或电感)及芯片等组成，且不同类型的芯片会由不同功能的测试模块13来测试。测试模块13及第一电连接器12都设置在第一基板11上，且第一电连接器12电性连接测试模块13 ;第一电连接器12还可位于第一基板11的边缘处，以便于与第二电连接器22插接。
[0045]承载元件20具有一第二基板21、至少一第二电连接器22、多个芯片承载座23及一把手24。第二基板21的功用类似第一基板11，可承载物体(例如第二电连接器22及芯片承载座23)且能为该些物体之间提供电流传递媒介。
[0046]至少一第二电连接器22设置在第二基板21上，且可位于第二基板21的边缘处，以便于与第一电连接器12插接(或是与图3所示的第二实施例中的连接件40相插接)。此外，第一电连接器12及第二电连接器22为相面对，且第一电连接器12及第二电连接器22在互相插接后，可相电性连接。第二电连接器22的数目及规格，可分别对应第一电连接器12的数目及规格，因此第二电连接器22的数目也以三个为例。
[0047]该些芯片承载座23设置在第二基板21上，且与第二电连接器22电性连接。芯片承载座23用以承载及电性连接芯片30，因此芯片承载座23具有插孔或是连接垫，以供芯片30的引脚或连接垫连接。
[0048]把手24可设置在第二基板21上，并且把手24位于相对于第二电连接器22的另一边缘处；换言之，芯片承载座23位于把手24及第二电连接器22之间。把手24可方便使用者对承载元件20施展推拉动作，使得使用者方便将承载元件20的第二电连接器22插入测试元件10的第一电连接器12中，或从第一电连接器12中拔除。
[0049]需说明的是，若承载元件20具有其他元件或特征便于使用者对其施展推拉动作时，则把手24可从承载元件20中省略设置。[0050]该些芯片30分别可分离地设置在该些芯片承载座23上，也就是，该些芯片30在设置于该些芯片承载座23后，仍可从芯片承载座23分离。该些芯片30可为同一类型或不同类型芯片，而本实施例中，该些芯片30较佳地为同类型芯片，且都为存储器芯片。
[0051]以上为芯片测试结构I的各元件的技术内容的说明。该芯片测试结构I与现有的测试结构(未示出)相比，芯片测试结构I可在较短时间内对多个芯片30进行测试，原因为:芯片测试结构I的承载元件20可同时承载多个芯片30，而非仅单个芯片，因此后一个芯片30不需等到前一个芯片30从承载元件20中移除后才可设置在承载元件20中；并且，测试模块13可依次或同时地检测设置在承载元件20中的多个芯片30 ;因此，该些芯片30等待测试的时间可减少。
[0052]此外，芯片测试结构I还可在较短时间内对多批芯片30进行测试，原因为:当有多批芯片30待测试时，每一批芯片30可预先承载至不同的承载元件20上；接着，其中一个承载元件20先与测试元件10相电性连接，以使承载元件20上的芯片30 (即第一批芯片)被测试元件10测试；当第一批芯片30测试完成后，该承载元件20与测试元件10相分离，然后下一个承载元件20可立即连接测试元件10 ;如此，下一批芯片30可短时间内被测试元件10测试，不需等到上一批芯片30从承载元件20中分离开。
[0053]图3为依据本发明的第二实施例的芯片测试结构的示意图，请参照图3所示。在本发明的第二实施例中，另一种芯片测试结构2被示出，其与芯片测试结构I相似，而两者差异在于:芯片测试结构I的第一电连接器12是直接地结合第二电连接器22，而芯片测试结构2的第一电连接器12与第二电连接器22相分隔，然后通过一连接件40来使第一电连接器12与第二电连接器22相互电性连接。
[0054]详言之，连接件40可为一印刷电路板、软性电路板等可传递信号的元件，而连接件40的两侧可具有电连接器(未示出)，以使连接件40的两侧可分别电性连接第一电连接器12及第二电连接器22。连接件40可让第一基板11和第二基板21之间增加一距离，以使第一基板11与第二基板21可位于相分隔的两空间中。
[0055]图4为依据本发明的第三实施例的芯片测试装置的示意图，请参照图4所示。在第三实施例中，一芯片测试装置3被示出，该芯片测试装置3可包括一外壳50及至少一芯片测试结构。
[0056]该外壳50可具有一第一基座51、一第二基座52。请参照图5所不,该第一基座51具有多个垂直排列的轨道511，该第二基座52也具有多个垂直排列的轨道521，该些轨道511及轨道521的数量可相同；此外，第一基座51及第二基座52相并排，且第一基座51及第二基座52之间可相互间隔。
[0057]至少一芯片测试结构可为第一或第二实施例所述的芯片测试结构I或芯片测试结构2，而第三实施以芯片测试结构2为例。芯片测试结构2的测试元件10可设置在第一基座51的该些轨道511的其中一个上，芯片测试结构2的承载元件20可设置在第二基座52的该些轨道521的其中一个上，而连接件40位于第一基座51及第二基座52之间。
[0058]承载元件20较佳地可在轨道521上滑动；若朝向测试元件10滑动时，承载元件20可与测试元件10相连接；若远离测试元件10滑动时，承载元件20可与测试元件10相分离，并进一步脱离第二基座52。
[0059]请配合参照图6所示，芯片测试装置3较佳地可包括多个芯片测试结构(以两个芯片测试结构为例示出，其余芯片测试结构未显示)，此时该些测试元件10分别设置在第一基座51的其中一个轨道511上，而该些承载元件20分别设置在第二基座52的其中一个轨道521上；因此，若轨道511及521的数量越多时，芯片测试装置3可包括越多的芯片测试结构，使得芯片测试装置3可同时测试越多个或越多批芯片30。
[0060]当芯片测试结构的数量越多时，仅外壳50的高度会增加，而外壳50的宽度或长度不会增加；换言之，纵使芯片测试结构的数量增加，芯片测试装置3的外壳50所占据的面积不会相应地增加。
[0061]请再参考图4，芯片测试装置3较佳地可包括一加热器60，该加热器60可连接外壳50，并可提供热能至第二基座52中，以使第二基座52中的承载元件20上的芯片(未示出)的温度上升。芯片的温度上升后，芯片将会老化，以使得芯片可能存在的缺陷可提早显现。
[0062]在加热器60提供热能至第二基座52中的同时，测试元件10可对老化的芯片进行测试，以将具有缺陷的芯片识别出。由于「芯片的老化」及「芯片的测试」可同时间进行，因此两者的整体耗费时间可缩短。
[0063]请继续参考图4，芯片测试装置3的外壳50较佳地还可具有一隔板53，该隔板53设置在第一基座51及第二基座52之间，以使第一基座51及第二基座52分别位于两相隔离的空间中。如此，加热器60提供至第二基座52的热能较不会传递到第一基座51中，使得第二基座52中的芯片的温度可较为快速地上升至预定值，也使得加热器60的热能不会影响测试元件10的运作。
[0064]图7为依据本发明的第四实施例的芯片测试方法的流程图，请参照图7所示。在第四实施例中，一芯片测试方法被示出，该芯片测试方法可做为前述实施例的芯片测试结构I及芯片测试结构2或芯片测试装置3的操作方法，但不限定仅用于此。
[0065]如步骤S701所示，芯片测试方法首先将多个芯片30分别设置在承载元件20的多个芯片承载座23上，而设置方式可为操作者徒手或是机器手臂将芯片30安插在芯片承载座23上。接着，如步骤S703所示，将承载元件20电性连接一测试元件10，使得测试元件10的测试模块13电性连接该些芯片承载座23及该些芯片30。然后，如步骤S705所示，使测试模块13开始检测该些芯片承载座23上的该些芯片30。
[0066]测试模块13检测芯片30的方式有多种，可依据芯片30的种类来决定。本实施例中，芯片30为存储器芯片，因此测试模块13可采以下方式来检测芯片30:首先，测试模块13对该些芯片30 —次写入测试数据，而不是依次对该些芯片30写入测试数据，藉此节省整体写入时间；然后，测试模块13再依次读取该些芯片30的测试数据，以分析写入至芯片30内的测试数据是否遗失或更动，从而判断芯片30是否有异常。
[0067]在步骤S705执行的同时，芯片测试方法可选择地执行步骤S707，也就是在测试模块13检测该些芯片30的过程，提供热能至承载元件20，使得该些芯片30的温度提高。如此，「芯片的老化」及「芯片的测试」可同时进行，以节省两步骤所花费的整体时间。
[0068]综合上述，本发明的芯片测试结构、装置及方法可让多个芯片或多批芯片的测试时间缩短，进而增加测试率。此外，芯片测试装置可仅占据一定的面积，然后测试多个芯片或多批芯片。
[0069]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【权利要求】
1.一种芯片测试结构，其特征在于，包括: 一测试元件，具有一第一基板、至少一第一电连接器及一测试模块，该测试模块及该至少一第一电连接器都设置在该第一基板上，且该至少一第一电连接器电性连接该测试模块； 一承载元件，具有一第二基板、至少一第二电连接器及多个芯片承载座，该些芯片承载座及该至少一第二电连接器都设置在该第二基板上，且该至少一第二电连接器电性连接该些芯片承载座；以及 多个芯片，分别可分离地设置在该些芯片承载座上； 其中，该至少一第一电连接器及该至少一第二电连接器为相面对，且相电性连接，以使该测试模块得以检测该些芯片承载座上的该些芯片。
2.根据权利要求1所述的芯片测试结构，其特征在于，该承载元件具有一把手，该把手设置在该第二基板上，且该些芯片承载座位于该把手及该至少一第二电连接器之间。
3.根据权利要求1所述的芯片测试结构，其特征在于，还包括一连接件，该连接件的两侧分别电性连接该第一电连接器及该第二电连接器。
4.根据权利要求1所述的芯片测试结构，其特征在于，该第一电连接器直接地结合该第二电连接器。
5.根据权利要求1所述的芯片测试结构，其特征在于，该些芯片都为同一类型的芯片。
6.根据权利要求1所述的芯片测试结构，其特征在于，该些芯片都为一存储器芯片。
7.—种芯片测试装置，其特征在于，包括: 一外壳，具有一第一基座及一第二基座，该第一基座及该第二基座分别具有多个轨道，该第一基座及该第二基座为相并排；以及 至少一如权利要求1至6任一项所述的芯片测试结构，该芯片测试结构的该测试元件设置在该第一基座的该些轨道的其中一个上，该承载元件设置在该第二基座的该些轨道的其中一个上。
8.根据权利要求7所述的芯片测试装置，其特征在于，该外壳还具有一隔板，该隔板设置在该第一基座及该第二基座之间，以使该第一基座及该第二基座分别位于两相隔离的空间中。
9.根据权利要求7所述的芯片测试装置，其特征在于，还包括一加热器，该加热器连接该外壳，以提供热能至该第二基座中。
10.一种芯片测试方法,其特征在于,包括: 将多个芯片分别设置在一承载元件的多个芯片承载座上； 将该承载元件电性连接一测试元件，使得该测试元件的一测试模块电性连接该些芯片承载座及该些芯片；以及 使该测试模块检测该些芯片承载座上的该些芯片。
11.根据权利要求10所述的芯片测试方法，其特征在于，当该测试模块检测该些芯片时，该测试模块先对该些芯片一次写入测试数据，然后该测试模块再依次读取该些芯片的测试数据。
12.根据权利要求10所述的芯片测试方法，其特征在于，还包括:在该测试模块检测该些芯片时，提供热能至该承载元件，使得该些芯片的温度提高。
【文档编号】G01R31/28GK103869234SQ201210535779
【公开日】2014年6月18日 申请日期:2012年12月12日 优先权日:2012年12月12日
【发明者】林景洋 申请人:复格企业股份有限公司