专利名称：电压比较电路的制作方法
技术领域：
本发明涉及电压比较电路，特别涉及能够直接比较各种电源电压的电压比较电路。
背景技术：
一般作为电压比较电路(比较器)已知图6所示那样的组合了差动级62和源极接地放大级64的电压比较电路60，其中，差动级62具有源极相互连接，且成为比较对象的电压被输入至各栅极的NMOS晶体管72以及74。然而，在图6所示的电压比较电路60中，NMOS晶体管72以及74的各栅极为输入端，所以若输入超过NMOS晶体管72的阈值电压或者NMOS晶体管74的阈值电压的电压，则在NMOS晶体管72或者74形成线形区域，不能够进行电压的比较。因此，能够向电压比较电路60输入的电压的范围受到限制，不能够直接比较VDD等的电源电压。若要利用电压比较电路60比较电源电压，则需要利用电阻等对电源电压进行分压，或者扩大能够向电压比较电路输入的电压的范围等。若利用电阻对电压进行分压，则存在整个电路的面积增大、具备电阻而使消耗电力变大、而且容易受电阻元件的精度的偏差的影响的问题。若要扩大能够向电压比较电路输入的电压的范围，则考虑设置电平位移级，或使电压比较电路的差动级为折叠共源共栅(folded-cascade)放大电路。然而，不管是设置电平位移级，还是使差动级为折叠共源共栅放大电路，都会使电路规模变大。其结果，消耗电力变大，元件的偏差的影响也变大。另外，也存在电路的设计难易度变高的问题。在专利文献I公开了测量约3V的电池的电压，判定该电池的电压是否为规定的阈值以上的电池电压检测电路。专利文献1:日本特开2010 - 230508号公报然而，引用文献I所记载的电池电压检测电路仅与从用于钟表的电池放电的约1.5 3V这样狭窄的范围的电压对应，在电压比较电路中，能够输入的电压受到限制这样的问题点未被消除。
发明内容
本发明是为了解决上述的问题而提出的，目的在于提供电压比较电路，特别提供能够直接比较各种电源电压的电压比较电路。为了实现上述目的，权利要求1所述的电压比较电路具备:连接于第I电位供给线和第I节点之间的电压调整单元；连接于上述第I节点和固定电位供给线之间的第I恒流源；连接于第2电位供给线和第2节点之间且根据与控制端子连接的上述第I节点的电压动作的开关元件；连接于上述第2节点和上述固定电位供给线之间的第2恒流源。根据本发明，由于向MOS晶体管的源极输入测定电压的电流，所以起到可提供能 够直接比较各种电源电压的电压比较电路的效果。
图1是表示本发明的第I实施方式的电压比较电路的概略结构的一个例子的电路图。图2是表示本发明的第I实施方式的输出结果的图。图3是表示本发明的第I实施方式的电压比较电路的变形例的电路图。图4是表示本发明的第2实施方式的电压比较电路的概略结构的一个例子的电路图。图5是表示本发明的第2实施方式的电压比较电路的变形例的电路图。图6是表示一般已知的电压比较电路的概略结构的一个例子的电路图。
具体实施例方式[第I实施方式]以下，参照附图，对本实施方式的电压比较电路进行说明。图1表示本实施方式的电压比较电路的概略结构的一个例子。在图1所示的本实施方式的电压比较电路100中，在前级设置有第一 PMOS晶体管12，该第一 PMOS晶体管12构成为源极SI与电源电压为VDDl的第I电源连接，且漏极Dl以及栅极Gl短路从而成为所谓的二极管连接，在饱和区域动作。另外，在本实施方式的电压比较电路100的前级设置有第一 NMOS晶体管14，该第一 NMOS晶体管14的漏极D2在节点I与第一 PMOS晶体管12的漏极Dl连接，且源极S2与接地电位VSS连接，向栅极G2供给偏置电压VBNl。而且，在下一级设置有第二 PMOS晶体管16，该第二 PMOS晶体管16的源极S3与电源电压为VDD2的第2电源连接，栅极G3在节点I与第一 PMOS晶体管12的漏极Dl连接，且阈值电压以及电流能力与第一 PMOS晶体管12相同。另外，在上述的下一级设置有第二 NMOS晶体管22，该第二 NMOS晶体管22的漏极D4在节点2与第二 PMOS晶体管16的漏极D3连接，源极S4与接地电位VSS连接，向栅极G4供给偏置电压VBNl，且阈值电压以及电流能力与第一 NMOS晶体管14相同。这些第一 NMOS晶体管14以及第二 NMOS晶体管22具备作为恒流源的功能。另外，后级是具有栅极G5与第二 PMOS晶体管16的漏极D3连接的反相器PMOS晶体管28以及栅极G6与第二 PMOS晶体管16的漏极D3连接的反相器NMOS晶体管30的CMOS反相器26。在CMOS反相器26中，向PMOS晶体管28的源极S5供给VDD2，反相器NMOS晶体管30的源极S6与接地电位VSS连接，并且使反相器PMOS晶体管28的漏极D5和反相器NMOS晶体管30的漏极D6连接，将该连接的连接点作为输出端32。设置在本实施方式的电压比较电路100的前级的第一 PMOS晶体管12构成为通过使漏极Dl与栅极Gl短路，成为所谓的二极管连接，在饱和区域进行动作，所以在第一 PMOS晶体管12中，栅源极电压亦即VGS12和漏源极电压亦即VDS12相等。另外，二极管连接的第一 PMOS晶体管12作为具有所希望的接通电阻的电阻元件动作，具备调整节点I的电压的电压调整单元的功能。另外，在本实施方式的电压比较电路100的前级中，使第一 PMOS晶体管12和第一NMOS晶体管14互补连接。因此，在第一 PMOS晶体管12以及第一 NMOS晶体管14形成饱和区域的情况下，在第一 PMOS晶体管12以及第一 NMOS晶体管14流过相同的电流。在本实施方式的电压比较电路100的下一级中，也使第二 PMOS晶体管16和第二NMOS晶体管22互补连接，所以在第二 PMOS晶体管16以及第二 NMOS晶体管22形成饱和区域的情况下，在第二 PMOS晶体管16以及第二 NMOS晶体管22流过相同的电流。在本实施方式中，由于使第一 PMOS晶体管12的漏极Dl和栅极Gl短路，所以如上所，VGS12 = VDS12。因此，在将第一 PMOS晶体管12的漏极Dl的电压设为VD1的情况下，第一 PMOS晶体管12的栅源极电压VGS12通过以下式(I)表示。VGS12 = VD1 - VDD1- (I)由于第二 PMOS晶体管16的栅极与第一 PMOS晶体管12的漏极Dl连接，所以第二PMOS晶体管16的栅源极电压VGS16通过以下式(2)表示。Vgsi6 = VD1-VDDswG)另外，若将第一 PMOS晶体管12的阈值电压设为VT，则在饱和区域，流过第一 PMOS晶体管12的电流Id12通过以下式(3)以及(4)求出。Id12 = KpW / L (VGS12 — VT)2...(3)Κρ=1/2.μ.Cos...(4)上述式(3)中的W是反型层(inversion layer)的宽度,L是反型层的长度,式(4)中的μ是电子的迁移率，Cos是单位面积的栅极氧化膜的容量。 另外，若将上述式(I)代入上述式(3 )，则能够得到以下式(5 )。Id12 = KpW / L (VDDI — VD1 + VT) 2...(5)另外，流过阈值电压与第一 PMOS晶体管12相同的第二 PMOS晶体管16的电流Id16在饱和区域通过以下式(6)求出。Id16 = KpW / L (VGS16 — VT) 2...(6)另外，若将上述式(2 )代入上述式(6 )，则能够得到以下式(7 )。Id16 = KpW / L (VDD2 — VD1 + VT) 2...(7)这里，若VDDl > VDD2，则通过式(5)得到的Id12与通过式(7)得到的Id16相比较大。在第二 PMOS晶体管16不会流充分的电流，其结果，使第二 PMOS晶体管16的漏极D3的电压亦即VD2tl降低。另外，在VDDl < VDD2的情况下，通过式(7)得到的Id16与通过式(5)得到的Id12相比较大。在第二 PMOS晶体管16流充分的电流，其结果，第二 PMOS晶体管16的漏极D3的电压亦即VD2q提闻。并且，通过将VD2tl输入至CMOS反相器26，得到图2所示的输出结果。在VD2tl降低的情况下，反相器PMOS晶体管28导通，输出端32输出VDD2。在VD2tl提高的情况下，反相器NMOS晶体管30导通，输出端32输出约OV的接地电位 vss。通过判定输出端32的电压是VDD2还是接地电位VSS，能够比较VDDl和VDD2的电压。本实施方式的电压比较电路100与图6所示的一般的电压比较电路相比部件件数少，所以能够缩小整个电路的面积，其结果，能够降低消耗电力，进行低电压的动作。而且，由于部件件数少，能够使各元件接近安装，所以与图6所示的电压比较电路60相比，温度变化引起的对各部件的影响以及各部件的性能的偏差的影响较小。另外，本实施方式的电压比较电路100是基于通过上述式(5)计算出的流过第一PMOS晶体管12的电流Id12和通过上述式(7)计算出的流过第二 PMOS晶体管16的电流Id16，来比较VDDl和VDD2的电压的电路。若第一 PMOS晶体管12以及第二 PMOS晶体管16的阈值电压以及电流能力相同，并且第一 NMOS晶体管14以及第二 NMOS晶体管22的阈值电压以及电流能力相同，则能够进行基于电流Id12和电流Id16的电压的比较，所以即便温度变化或者电压变动，也能够高精度地进行VDDl和VDD2的电压的比较。在本实施方式中，采用图1所示的构成，为了高精度地进行VDDl和VDD2的电压的比较，优选设置为尽量使第一 PMOS晶体管12和第二 PMOS晶体管16接近，并且尽量使第一NMOS晶体管14和第二 NMOS晶体管22接近。另外，在集成电路安装本实施方式的电源比较电路的情况下，通过适当地配置虚拟MOS，能够抑制本实施方式的电源比较电路的各元件的偏差。另外若可能，也可以通过使各元件为公用重心型(CommonCentroid)的配置，来消除各兀件的偏差。另外，本实施方式的电压比较电路100也能够比较VDDl以及VDD2等电源电压以外的电压。图3是表示本实施方式的电压比较电路的变形例的图。在图3所示的电压比较电路102中，需要使电压Vl为第一 PMOS晶体管12的漏极Dl的电压VD1和第一 NMOS晶体管14的过驱动电压VOV14的和以上。另外，若将第一 PMOS晶体管12的阈值电压设为VT，则认为形成饱和区域的第一PMOS晶体管12的VD1为从Vl降低了 VT土 α的电压。其中，α是流过第三NMOS晶体管42的电流的变化所引起的测量上的VT的变化。因此，需要使电压Vl满足以下式(Α)。Vl > (VT土 α ) — VOV14- (A)并且，为了能够驱动后级的CMOS反相器26，需要使V2为能够驱动CMOS反相器26的电压以上。其中，能够驱动CMOS反相器26的电压是超过构成CMOS反相器26的反相器PMOS晶体管28以及反相器NMOS晶体管30的各个的阈值电压中值较大的一方的阈值电压的电压。如以上说明，根据本实施方式以及其变形例，能够提供可直接比较各种电源电压的电压比较电路。[第2实施方式]
以下，参照附图，对本实施方式的电压比较电路进行说明。图4表示本实施方式的电压比较电路的概略结构的一个例子。图4所示的本实施方式的电压比较电路104为使第I实施方式的电压比较电路100倒置的构成。在本实施方式的电压比较电路104的前级设置有第三NMOS晶体管42，该第三NMOS晶体管42构成为源极S8与接地电位VSSl连接，且通过使漏极D8以及栅极G8短路，成为所谓的二极管连接，在饱和区域进行动作。另外，在本实施方式的电压比较电路104的前级设置有第三PMOS晶体管44，该第三PMOS晶体管44的漏极D7在节点I与第三NMOS晶体管42的漏极D8连接，且源极S7与电源电压为VDDl的电源连接，向栅极G7供给偏置电压VBPl。另外，在下一级设置有第四NMOS晶体管46，该第四NMOS晶体管46的源极SlO与接地电位VSS2连接，栅极GlO在节点I与第三NMOS晶体管42的漏极D8连接，并且阈值电压以及电流能力与第三NMOS晶体管42相同。另外，在上述的下一级设置有第四PMOS晶体管52，该第四PMOS晶体管52的漏极D9在节点2与第四NMOS晶体管46的漏极DlO连接，源极S9与电源电压为VDDl的电源连接，向栅极G9供给偏置电压VBP1，并且阈值电压以及电流能力与第三PMOS晶体管44相同。另外，后级是具有栅极11与第四NMOS晶体管46的漏极DlO连接的反相器PMOS晶体管28以及栅极G12与第四NMOS晶体管46的漏极DlO连接的反相器NMOS晶体管30的CMOS反相器56。CMOS反相器56除了反相器PMOS晶体管28的源极Sll与电源电压为VDDl的电源连接，反相器NM OS晶体管30的源极S12与接地电位VSS2连接以外，与第I实施方式的电压比较电路100的CMOS反相器26相同，所以省略详细的说明。另外，在本实施方式的电压比较电路104的前级中，使第三PMOS晶体管44和第三NMOS晶体管42互补连接。因此，在第三PMOS晶体管44以及第三NMOS晶体管42形成有饱和区域的情况下，在第三PMOS晶体管44以及第三NMOS晶体管42流相同的电流。由于在本实施方式的电压比较电路104的下一级中，也使第四PMOS晶体管52和第四NMOS晶体管46互补连接，所以在第四PMOS晶体管52以及第四NMOS晶体管46形成有饱和区域的情况下，在第四PMOS晶体管52以及第四NMOS晶体管46流相同的电流。在本实施方式中，由于使第三NMOS晶体管42的漏极D8和栅极G8短路，所以若将第三NMOS晶体管42的栅源极电压设为VGS42，将第三NMOS晶体管42的漏源极电压设为VDS42，则 VGS42 = VDS42。因此，在将漏极D8的电压设为VD8的情况下，第三NMOS晶体管42的栅源极电压VGS42通过以下式(8)表示。VGS42 = VD8 — VSSI…(8)由于第四NMOS晶体管46的栅极GlO与第三NMOS晶体管42的漏极D8连接，第四NMOS晶体管46的源极SlO与接地电位VSS2连接，所以第四NMOS晶体管46的栅源极电压VGS46通过以下式(9)表示。VGS46 = VD8 — VSS2…(9)另外，若将第三NMOS晶体管42以及第四NMOS晶体管46的阈值电压设为Vt，则流过第三NMOS晶体管42的电流Id42在饱和区域通过以下式(10)求出。
Id42 = KpW / L (VSS1 — VD8 + Vt) 2...(10)同样，流过第四NMOS晶体管46的电流Id46在饱和区域通过以下式(11)求出。Id46 = KpW / L (VSS2 — VD8 + Vt) 2...(11)这里，在VSSl < VSS2的情况下，通过式(11)得到的Id46与通过式(10)得到的Id42相比较大。在第四NMOS晶体管46流充分的电流，具有负电荷的电子从第四NMOS晶体管46的源极SlO朝向漏极DlO移动。其结果，第四NMOS晶体管46的漏极DlO的电压亦即VDltl降低。另外，若VSSl > VSS2，则通过式(10)得到的Id42与通过式(11)得到的Id46相比较大。在第四NMOS晶体管46不会流充分的电流，电子不会从第四NMOS晶体管46的源极SlO朝向漏极DlO充分移动。其结果，与上述的VSSl < VSS2的情况相比，第四NMOS晶体管46的漏极DlO的电压亦即VDltl变高。漏极DlO输出的电流被输入至CMOS反相器56，在漏极DlO的电压亦即VDltl高的情况下，即在VSSl > VSS2的情况下，从输出端32输出VSS2，在漏极DlO的电压亦即VDltl低的情况下，即在VSSl < VSS2的情况下，从输出端32输出VDD1。如以上所述，根据本实施方式，还能够判定不同的VSS的电位的高低。另外，本实施方式的电压比较电路104还能够比较VSSl以及VSS2以外的电压。图5是表示本实施方式的电压比较电路的变形例的图。在图5所示的电压比较电路106中，在将第三NMOS晶体管42的漏极D8的电压设为VD8,将第三PMOS晶体管44的过驱动电压设为VOV44的情况下，需要使VDDl — Vl为VD8 + VOV44以上的电压。另外，若将第三NMOS晶体管42的阈值电压设为Vt，则认为形成有饱和区域的第三NMOS晶体管42的VD8为从VDDl降低了 Vt ± α的电压。此外，α是流过第三NMOS晶体管42的电流的变化所引起的测量上的Vt的变化。根据以上所述，需要使Vl满足以下的式(B)的关系。Vl > VDDl — (Vt土 α ) — VOV44- (B)并且，为了能够驱动后级的CMOS反相器56，需要使VDDl和V2的电位差为能够驱动设置于后级的CMOS反相器56的电压以上。能够驱动CMOS反相器56的电压是超过构成CMOS反相器56的反相器PMOS晶体管28以及反相器NMOS晶体管30的各个的阈值电压中值较大的一方的阈值电压的电压。因此，在将构成CMOS反相器56的MOS晶体管的值较大的一方的阈值电压设为Vti的情况下，需要使V2满足以下式(C)。V2 > VDDl — Vt1- (C)如以上说明，根据本实施方式，能够判定2个VSS的电位差，并且能够进行作为接地电压的2个电源的电压判定。另外，在本实施方式中说明的电压比较电路100、电压比较电路102、电压比较电路104以及电压比较电路106等的构成、动作等是一个例子，在不脱离本发明的主旨的范围内，当然能够根据状况进行变更。
例如，在第I实施方式以及第2实施方式中使用一般的M0S，但通过利用各元件进行共源共栅连接，精度会进一步提高。符号说明1、2…节点；12…第一 PMOS晶体管；14...第一 NMOS晶体管；16…第二 PMOS晶体管；22...第二 NMOS晶体管；26*“CM0S反相器；28...反相器PMOS晶体管；30...反相器NMOS晶体管;32…输出端;42…第三NMOS晶体管;44…第三PMOS晶体管;46…第四NMOS晶体管；52…第四PMOS晶体管;56…CMOS反相器;60…电压比较电路;100、102、104、106…电压比较电路。`
权利要求
1.一种电压比较电路，其特征在于，具备: 连接于第I电位供给线和第I节点之间的电压调整单元； 连接于所述第I节点和固定电位供给线之间的第I恒流源； 连接于第2电位供给线和第2节点之间，且根据与控制端子连接的所述第I节点的电压动作的开关元件； 连接于所述第2节点和所述固定电位供给线之间的第2恒流源。
2.根据权利要求1所述的电压比较电路，其特征在于， 所述电压调整单元具备第一 PMOS晶体管，所述第一 PMOS晶体管具有与所述第I电位供给线连接的源极，并将漏极以及栅极短路而在饱和区域动作。
3.根据权利要求1或者2所述的电压比较电路，其特征在于， 所述开关元件具备第二 PMOS晶体管，所述第二 PMOS晶体管具有与所述第2电位供给线连接的源极以及与所述第I节点连接的作为所述控制端子的栅极。
4.根据权利要求1 3中的任意一项所述的电压比较电路，其特征在于， 所述电压调整单元和所述开关元件相邻配置。
5.根据权利要求1 4中的任意一项所述的电压比较电路，其特征在于， 所述电压调整单元由第一 PMOS晶体管构成，所述开关元件由第二 PMOS晶体管构成，且该第一 PMOS晶体管和该第二 PMOS晶体管构成为阈值电压以及电流能力相等。
6.根据权利要求1 4中的任意一项所述的电压比较电路，其特征在于， 所述第I恒流源具备第一 NMOS晶体管，所述第一 NMOS晶体管的漏极与所述第I节点连接，且具有接地的源极，栅极被供给偏置电压， 所述第2恒流源具备第二 NMOS晶体管，所述第二 NMOS晶体管的漏极与所述第2节点连接，且具有接地的源极，栅极被供给所述偏置电压。
7.根据权利要求6所述的电压比较电路，其特征在于， 所述第一 NMOS晶体管和所述第二 NMOS晶体管构成为阈值电压以及电流能力相等。
8.根据权利要求1所述的电压比较电路，其特征在于， 所述电压调整单元具备第三NMOS晶体管，所述第三NMOS晶体管具有与所述第I电位供给线连接的源极，并将漏极以及栅极短路而在饱和区域动作。
9.根据权利要求1或者8所述的电压比较电路，其特征在于， 所述开关元件具备第四NMOS晶体管，所述第四NMOS晶体管具有与第2电位供给线连接的源极以及与所述第I节点连接的作为所述控制端子的栅极。
10.根据权利要求1、8或者9所述的电压比较电路，其特征在于， 所述电压调整单元和所述开关元件相邻配置。
11.根据权利要求1或者8 10中的任意一项所述的电压比较电路，其特征在于， 所述电压调整单元由第三NMOS晶体管构成，所述开关元件由第四NMOS晶体管构成，且该第三NMOS晶体管和该第四NMOS晶体管构成为阈值电压以及电流能力相等。
12.根据权利要求1或者8 10中的任意一项所述的电压比较电路，其特征在于， 所述第I恒流源具备第三PMOS晶体管， 所述第三PMOS晶体管的漏极与所述第I节点连接，且具有与第3电位供给线连接的源极，栅极被供给偏置电压， 所述第2恒流源具备第四PMOS晶体管，所述第四PMOS晶体管的漏极与所述第2节点连接，且具有与所述第3电位供给线连接的源极，栅极被供给所述偏置电压。
13.根据权利要求12所述的电压比较电路，其特征在于， 所述第三PMOS晶体管 和所述第四PMOS晶体管构成为阈值电压以及电流能力相等。
全文摘要
本发明涉及电压比较电路，该电压比较电路直接比较电源电压。具备连接于VDD1和节点(1)之间的第一PMOS晶体管(12)；连接于节点(1)和VSS之间的第一NMOS晶体管(14)；连接于VDD2和节点(2)之间，且根据与栅极(G3)连接的节点(1)的电压动作的第二PMOS晶体管(16)；连接于节点(2)和VSS之间的第二NMOS晶体管(22)，利用CMOS反相器(26)判定节点(2)的电压。
文档编号G01R19/165GK103185830SQ201210585298
公开日2013年7月3日 申请日期2012年12月28日 优先权日2011年12月29日
发明者岩佐洋助 申请人:拉碧斯半导体株式会社