专利名称：一种用于原子频标的信号测量装置的制作方法
技术领域：
本实用新型涉及电子测量领域，特别涉及一种用于原子频标的信号测量装置。
背景技术：
电子测量的内容主要包括能量、电路参数、信号特性和电子设备性能的测量。其中，信号特性的测量是指对信号的频率、周期、时间和相位等参量的测量。一般地，用户需通过相应的信号测量装置完成信号特性的测量。现有的信号测量装置通常采用单片机系统，其包括设在单片机上的用于控制和计算的微处理器、用于存储预置程序的ROM (Read-Only Memory,只读存储器)和用于存储采样数据的RAM (RandomAccess Memory,随机存储器)、以及设在单片机外围的用于对需测量信号进行米样的米样模块和用于提供参考信号的标准信号源。在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题:现有的信号测量装置中，一方面，需为单片机设置包括采样模块和标准信号源的外围电路，导致整个装置的结构比较复杂，集成度不高；另一方面，受限于单片机的制造工艺，微处理器执行计算所需的控制信号的频率比较低，使得该装置测量的精度大大降低，通常最闻仅几十兆赫兹左右，不能满足闻精度的要求。
实用新型内容为了简化信号测量装置的结构，并提高信号测量的精度，本实用新型实施例提供了一种用于原子频标的信号测量装置。所述技术方案如下:—种用于原子频标的信号测量装置，所述装置包括用于对所述原子频标输出的需测信号进行采样和测量的采样测量模块和用于为所述采样测量模块提供标准信号参考的时钟源模块，所述采样测量模块包括用于对所述需测信号进行采样的采样单元、用于存储采样数据的随机存储器单元、用于控制采样过程并根据所述采样数据对所述需测信号进行测量的处理单元、用于为所述处理单元提供命令程序的只读存储器单元；所述处理单元分别与所述采样单元、所述只读存储器单元、所述随机存储器单元和所述时钟源模块相连；所述随机存储器单元与所述采样单元相连；所述采样测量模块和所述时钟源模块集成在一块集成有单片机软核的现场可编程门阵列板上。其中，所述采样测量模块还包括用于对所述标准信号进行倍频的锁相环单元；所述锁相环单元分别与所述时钟源模块、所述处理单元和所述采样单元相连。优选地，所述时钟源模块为频率为20MHz的晶振。其中，所述装置还包括与所述处理单元相连的按键模块。其中，所述装置还包括与所述处理单元相连的显示模块。本实用新型实施例提供的技术方案带来的有益效果是:通过将用于对原子频标输出的需测信号进行采样和测量的采样测量模块和用于为所述采样测量模块提供标准信号参考的时钟源模块集成在一起，能够简化信号测量装置的结构，提高集成度；并且，采样测量模块和时钟源模块集成在一块现场可编程门阵列板上，由于现场可编程门阵列的测量精度可以做到几百兆赫兹，能够实现对高速数据的实时采样，提高了用于原子频标的信号测量装置的测量精度。
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本实用新型实施例中提供的一种用于原子频标的信号测量装置的结构示意图；图2是本实用新型实施例中提供的一种用于原子频标的信号测量装置的结构示意图；图3是本实用新型实施例中提供的用于原子频标的信号测量装置测量信号频率的原理示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。参见图1，本实用新型实施例提供了 一种用于原子频标的信号测量装置，该装置包括用于对原子频标输出的需测信号(图1中粗箭头方向)进行采样和测量的采样测量模块101和用于为采样测量模块101提供标准信号参考的时钟源模块102。其中，采样测量模块101包括用于对需测信号进行采样的采样单元1011、用于存储采样数据的RAM单元1012、用于控制采样过程并根据采样数据对需测信号进行测量的处理单元1013、用于为处理单元1013提供命令程序的ROM单元1014 ;处理单元1013分别与采样单元1011、ROM单元1014、RAM单元1012和时钟源模块101相连；RAM单元1013与采样单元1011相连；采样测量模块101和时钟源模块102集成在一块FPGA (Field 一Programmable Gate Array,现场可编程门阵列)板上。具体地，采样单元1011还与原子频标相连，用于对原子频标输出的需测信号进行采样。值得说明的是，本实用新型实施例中描述的需测信号包括但不限于为，被动型铷原子频标综合器中由处理单元或CPLD (Complex ProgRAM单元mabIe Logic Device,复杂可编程逻辑器件)通过相应的时钟中断或硬件分频技术产生的信号。其中，处理单元1013为在FPGA内部虚拟的一个单片机软核。ROM单元1011、RAM单元1012和采样单元1011均基于FPGA。即，本实用新型实施例提供的信号测量装置采用FPGA替代单片机实现了整个测量功能。由于FPGA的测量精度可以做到几百兆赫兹，因此通过FPGA集成的单片机软核处理速度显著提高，能够实现对高速数据的实时采样。具体地，将采样测量模块101和时钟源模块102集成在一块FPGA板上，能够减小信号测量装置的体积，同时还提高了该装置的稳定性，可实现大规模和超大规模的集成电路，系统测量精度高、范围大。另外，FPGA能够利用VHDL (Very High Speed IntegratedCircuit Hardware Descriptipon Language,超高速集成电路硬件描述语言)进行编程。编好的VHDL命令程序下载烧制在FPGA中。一般地，采用VHDL设计复杂数字电路具有很多优点，最主要的，VHDL语言编程灵活且方便对装置进行调试。例如，在现有的单片机系统中，ROM及RAM都固定集成于一块单片机中，使其容量扩展受到很大的限制；而在FPGA中，ROM和RAM独立于单片机软核之外，它们是通过VHDL语言编程实现，可扩展性大大增强。此为现有技术，在此不再详述。其中，参见图2，采样测量模块101还包括用于对标准信号进行倍频的PLL(Phase-Locked Loop，锁相环)单元1015。该PLL单元1015分别与时钟源模块102、处理单元1013和采样单元1011相连。具体地，时钟源模块102为频率为20MHz的晶振。其中，参见图2，该装置还包括与处理单元1013相连的按键模块103。具体地，该按键模块103包括5个按键，各按键分别用于让用户控制该装置对需测信号进行频率、周期、脉宽和占空比的测量，以及对需测信号进行复位操作。其中，参见图2，该装置还包括与处理单元1013相连的显示模块104。显示模块104为LCD (Liquid Crystal Display,液晶显示器),用于显示处理单元1013计算出的需测信号的频率、周期、脉宽或占空比。下面将简单介绍本实用新型实施例提供的信号测量装置测量需测信号的频率、周期、脉宽和占空比的工作原理:(I)、测量需测信号的频率:首先，处理单元1013产生高电平的闸门控制信号；其次，当需测信号的上升沿到来时，采样单元1011同时开始对输入的需测信号和PLL1015处理后的标准时钟信号进行测频计数；然后，当需测信号的下降沿到来时，采样单元1011同时停止对需测信号和标准时钟信号的计数；此时，RAM1012读取采样单元1011当前的计数值并输入至处理单元1013 ;最后，处理单元1013根据计数值进行频率的计算，并输出计算出的频率值。具体地，参见图3，假设高电平的闸门控制信号从采样单元1011计数开始经过Tc时间结束(变为低电平);采样单元1011计数的闸门时间为Td ;测量得到的标准时钟信号的频率为fs ;测量得到的需测信号的频率为fx ；以及在Td时间内，采样单元1011对标准时钟信号和需测信号的脉冲计数值分别为Ns和Nx ;则fx可由下式求得:fx = fsXNx / Ns (I)进一步地，假设对标准时钟信号计数所产生的计时误差为Λ t，那么Λ t可由下式求得:Δ t = Td - NsXTs (2)进一步地，假设标准时钟信号的周期为Ts，由于Λ t最大为一个标准时钟信号的周期，那么Λ t ( Ts。因此，根据式(I)和式(2)，可以得到如下式子:fx = Nx / (NsXTs)=Nx / (Td—Λ t) (3)进一步地，假设需测信号的频率的准确值为fxO ；fx与fxO之间的差值，即测量需测信号的频率的相对误差为δ。由于fx0 = Nx / Td，并根据式(I)、式(2)和式(3)，则δ可由下式求得:δ = (fx — fxO) / fxO = Δ t / (Td —Δ t) (4)[0037]进一步地，假设测量需测信号的频率的最大相对误差为δ m，则当Td远远大于Λ t时，并根据式(I)、式(2)、式(3)和式(4)，Sm可由下式求得:δ m = Ts / (Td — Ts) ^ Ts / Td (5)其中，由式(5)可知，当Sm由Ts和Td决定时，Ts越小，Td越大，测量误差越小，即测量精度越高。S与fs的大小无关，仅与Td和fs有关。因此，为了提高测量精度，时钟源模块102应采用频率准确的高频信号，例如选用稳定度好和精度高的高频晶体振荡器，并保证Td为需测信号脉冲的整数倍；采样单元1011在Td内同时对标准时钟信号脉冲和被测信号脉冲进行计数，实现整个频率测量范围内的测量精度相等。当fs很高且Td足够长时，可实现高精度频率测量。(2)、测量需测信号的周期:周期是频率的倒数，故可在测量频率的基础上实现对需测信号周期的测量。假设需测信号的周期为Tx，标准时钟信号的周期为Ts，并根据式(I )，则Tx可由下式求得:Tx = TsXNs / Nx由于需测信号的周期和频率是在同一个处理单元1013计算，它们在精度的要求上必然能达到一致。(3)、测量需测信号的脉宽:采样单元1011包括信号处理电路，用于对需测信号进行处理。具体地，当需测信号的幅度达到最大幅度的50%及其以上时，等于或大于50%的部分才能进行采样。这样，需测信号脉冲边沿会被处理得非常陡峭，易于送入采样单元1011进行准确的采样。另外，采样单元1011还包括脉宽测量电路，用于在检测到信号处理电路处理后得到的脉冲信号的上升沿时打开采样单元1011的计数器，然后检测到脉冲信号的下降沿时关闭计数器。其中，假设需测信号的脉宽值为Twx，则Twx可由下式求得:Twx = Nx / fs(4)、测量需测信号的占空比:具体地，假设需测信号的占空比为Duty ;并且，测量一次需测信号的脉宽值，将其记录为Twxl ;然后将该需测信号脉冲反向，再测量一次其脉宽并记录下其值为Twx2,则Duty可由下式求得:Duty = Twxl / (Twxl + Twx2) X 100%本实用新型实施例提供的技术方案带来的有益效果是:通过将用于对原子频标输出的需测信号进行采样和测量的采样测量模块和用于为所述采样测量模块提供标准信号参考的时钟源模块集成在一起，能够简化信号测量装置的结构，提高集成度；并且，采样测量模块和时钟源模块集成在一块现场可编程门阵列板上，由于现场可编程门阵列的测量精度可以做到几百兆赫兹， 能够实现对高速数据的实时采样，提高了信号测量装置的测量精度。以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种用于原子频标的信号测量装置，所述装置包括用于对所述原子频标输出的需测信号进行采样和测量的采样测量模块和用于为所述采样测量模块提供标准信号参考的时钟源模块，其特征在于， 所述采样测量模块包括用于对所述需测信号进行采样的采样单元、用于存储采样数据的随机存储器单元、用于控制采样过程并根据所述采样数据对所述需测信号进行测量的处理单元、用于为所述处理单元提供命令程序的只读存储器单元；所述处理单元分别与所述采样单元、所述只读存储器单元、所述随机存储器单元和所述时钟源模块相连；所述随机存储器单元与所述采样单元相连；所述采样测量模块和所述时钟源模块集成在一块集成有单片机软核的现场可编程门阵列板上。
2.如权利要求1所述的装置，其特征在于，所述采样测量模块还包括用于对所述标准信号进行倍频的锁相环单元；所述锁相环单元分别与所述时钟源模块、所述处理单元和所述采样单元相连。
3.如权利要求1所述的装置，其特征在于，所述时钟源模块为频率为20MHz的晶振。
4.如权利要求1所述的装置，其特征在于，所述装置还包括与所述处理单元相连的按键模块。
5.如权利要求1所述的装置，其特征在于，所述装置还包括与所述处理单元相连的显示模块。
专利摘要本实用新型公开了一种用于原子频标的信号测量装置，属于电子测量领域。装置用于对原子频标输出的需测信号进行采样和测量的采样测量模块和用于为采样测量模块提供标准信号参考的时钟源模块，采样测量模块包括用于对需测信号进行采样的采样单元、用于存储采样数据的随机存储器单元、用于控制采样过程并根据采样数据对需测信号进行测量的处理单元、用于为处理单元提供命令程序的只读存储器单元；处理单元分别与采样单元、只读存储器单元、随机存储器单元和时钟源模块相连；随机存储器单元与采样单元相连；采样测量模块和时钟源模块集成在一块现场可编程门阵列板上。通过本装置，能够简化信号测量装置的结构，提高了信号测量装置的测量精度。
文档编号G01R29/02GK202994901SQ20122030286
公开日2013年6月12日 申请日期2012年6月26日 优先权日2012年6月26日
发明者雷海东, 胡国立 申请人:江汉大学