一种单相电子式键盘预付费电能表的制作方法
【专利摘要】本发明所述的单相电子式键盘预付费电能表，包括SOC接口电路、电源电路和掉电检测电路，掉电检测电路检测电源电路输出的直流电源，当掉电检测电路检测到电源电路输出的直流电大于或者等于预设电压阈值时，所述掉电检测电路向所述SOC接口电路输出接通信号，所述SOC接口电路正常运行，当掉电检测电路检测到电源电路输出的直流电小于所述预设电压阈值时，所述掉电检测电路向所述SOC接口电路输出中断信号，所述SOC接口电路执行掉电数据保存动作。本发明提供的单相电子式键盘预付费电能表掉电检测电路能够准确检测电源电路输出直流电的大小，保证单相电子式键盘预付费电能表运行的可靠性。
【专利说明】—种单相电子式键盘预付费电能表
【技术领域】
[0001]本发明涉及一种仪表，具体是一种单相电子式键盘预付费电能表，属于电气仪表【技术领域】。
【背景技术】
[0002]目前市场上使用的预付费电能表采用各种技术达到充值缴费的目的，比如接触式IC卡充值、非接触式射频卡充值、远程通讯充值，以上充值方式各有缺点:接触式IC卡充值需要将IC卡插入卡槽中才能实现充电业务，然而接触式IC卡的卡槽容易被恶性破坏从而导致无法充值；非接触式射频卡充值只需将射频卡放到射频范围内即可实现充值业务，非接触式射频卡虽然无需将射频卡插入卡槽中，但是非接触式射频卡易受到周围电磁干扰导致读卡出错，影响使用；远程通讯充值通过远程通讯来实现充值业务，这种方式虽然避免了卡槽易被恶性破坏、受到周围电磁干扰的缺点，但是，通讯中数据传输可能会出错，这种方式的稳定性和可靠性亟待提高。中东地区电力用户现在广泛使用一种新型的预付费方式，管理系统将用户信息和购电信息结合起来生成一组加密代码，用户自己将获得的加密代码通过电表上的数字键盘进行预付费数据传输输入到电表中，电表经过正确解密后得到预存电量或金额并保存。这种付费方式由于采用电表自带的键盘完成充值，通常称为键盘预付费电能表。键盘预付费电能表预付式电费以代码形提供给用户，一方面避免了远程通讯充值中数据传输可能会出错的问题，另一方面不用使用卡片充值，在其电表上不需要和外部接口，密封性好，防止人为破坏。但是键盘预付费电能表如何检测到键盘预付费电能表掉电，目前还没有公开。
【发明内容】
[0003]本发明提供一种单相电子式键盘预付费电能表。
[0004]为解决上述技术问题，本发明是通过以下技术方案实现的:
一种单相电子式键盘预付费电能表，包括SOC接口电路、电源电路和掉电检测电路，其中，
电源电路，包括一个对外提供直流电的输出端；
SOC接口电路，包括一个控制端，当所述控制端接收到接通信号时，所述SOC接口电路正常运行；当所述控制端接收到中断信号时，所述SOC接口电路执行掉电数据保存动作；
掉电检测电路，包括一个输入端和一个输出端，所述掉电检测电路的输入端与所述电源电路的输出端连接，用于接收所述电源电路提供的直流电；所述掉电检测电路的输出端与所述SOC接口电路的控制端连接；所述掉电检测电路用于实时检测所述电源电路提供的直流电，并将检测结果发送给所述SOC接口电路的控制端；当所述掉电检测电路检测到所述直流电大于或者等于预设电压阈值时，所述掉电检测电路向所述SOC接口电路输出接通信号；当所述掉电检测电路检测到所述直流电小于所述预设电压阈值时，所述掉电检测电路向所述SOC接口电路输出中断信号。
[0005]所述的单相电子式键盘预付费电能表，所述SOC接口电路包括系统级芯片ATT7035AU及其外围电路。
[0006]所述的单相电子式键盘预付费电能表，所述电源电路包括AC/DC电源转换电路和系统工作电源电路，所述AC/DC电源转换电路用于对外提供直流电，所述系统工作电源电路用于提供系统的工作电源；所述AC/DC电源转换电路包括压敏电阻RV1、变压器TC1，二极管D23、D24、D25、D26，所述二极管D23、D24、D25、D26构成全桥整流器；所述系统工作电源电路包括电容C2、C4、C7、C8、C9，极性电容Cl、C3，电源稳压芯片7805，电压调整器XC6214P332PR ;交流电通过所述压敏电阻RVl接所述变压器TCl的初级线圈，所述变压器TCl的次级线圈接所述全桥整流器的输入端，所述全桥整流器的输出端作为所述AC/DC电源转换电路的输出端向所述掉电检测电路提供输入信号；所述全桥整流器的输出端、所述极性电容Cl的正极与所述电容C2的一端连接后共同接所述电源稳压芯片7805的IN管脚，所述极性电容Cl的负极与所述电容C2的另一端连接后共同接地；所述极性电容C3的正极、所述电容C4、C9的一端连接后同时接所述电源稳压芯片7805的OUT管脚和所述电压调整器XC6214P332PR的Vin管脚，所述极性电容C3的负极与所述电容C4、C9的另一端连接后共同接地；所述电压调整器XC6214P332PR和所述电源稳压芯片7805的GND管脚接地，所述电容C7、C8并联后一端接地，另一端接所述电压调整器XC6214P332PR的Vout管脚。
[0007]所述的单相电子式键盘预付费电能表，所述掉电检测电路包括电阻R2、R3、R4、R6、电容C6、三极管V1、V3 ;所述电阻R4的一端作为所述掉电检测电路的输入端接所述全桥整流器的输出端，所述电阻R4的另一端、所述电阻R6的一端与所述电容C6的一端连接且它们的连接点接所述三极管V3的基极，所述三极管V3的发射极、所述电阻R6的另一端与所述电容C6的另一端连接后共同接地；所述三极管V3的集电极、所述电阻R3的一端与所述三极管Vl的基极连接，所述电阻R3的另一端与所述电阻R2的一端连接且它们的连接点接所述电压调整器XC6214P332PR的Vout管脚；所述电阻R2的另一端与所述三极管Vl的集电极和所述电容C5的一端连接，且它们的连接点接所述ATT7035AU的3和21管脚；所述三极管Vl的发射极与所述电容C5的另一端连接后共同接地。
[0008]所述的单相电子式键盘预付费电能表，还包括继电器控制电路，所述继电器控制电路包括L相继电器控制电路和N相继电器控制电路；所述L相继电器控制电路和所述N相继电器控制电路结构相同，其中，所述L相继电器控制电路和所述N相继电器控制电路均包括三极管 V4、V5、V8、V9、V12、V13,电阻 R7、R8、Rll、R12、R15、R16、R19、R20、R23、R24、R27、R28以及二极管06、07、010、011和磁保持继电器；
所述电阻R15的一端和所述电阻R19的一端连接且它们的连接点接所述三极管V9的基极，所述电阻R15的另一端接所述ATT7035AU的95管脚，所述电阻R19的另一端同时接所述ATT7035AU的94管脚、所述三极管V9的发射极和所述电阻R23的一端，所述电阻R23的另一端同时接所述三极管V13的基极和所述电阻R27的一端，所述电阻R27的另一端、所述三极管V13的发射极和所述二极管DlO的正极连接后共同接地；所述二极管DlO的负极、所述三极管V13的集电极、所述三极管V5的集电极和所述二极管D6的正极连接后接所述磁保持继电器驱动线圈的一端；所述三极管V9的集电极接所述电阻Rll的一端，所述电阻Rll的另一端和所述电阻R7的一端连接且它们的连接点接所述三极管V5的基极，所述三极管V5的发射极、所述电阻R7的另一端和所述二极管D6的负极连接且它们的连接点接所述全桥整流器的输出端；
所述电阻R16的一端和所述电阻R20的一端连接且它们的连接点接所述三极管V8的基极，所述电阻R16的另一端接所述ATT7035AU的94管脚，所述电阻R20的另一端同时接所述ATT7035AU的95管脚、所述三极管V8的发射极和所述电阻R24的一端，所述电阻R24的另一端同时接所述三极管V12的基极和所述电阻R28的一端，所述电阻R28的另一端、所述三极管V12的发射极和所述二极管Dll的正极连接后共同接地；所述二极管Dll的负极、所述三极管V12的集电极、所述三极管V4的集电极和所述二极管D7的正极连接后接所述磁保持继电器驱动线圈的另一端；所述三极管V8的集电极接所述电阻R12的一端，所述电阻R12的另一端、所述电阻R8的一端连接后它们的连接点接所述三极管V4的基极，所述三极管V4的发射极、所述电阻R8的另一端和所述二极管D7的负极连接后且它们的连接点接所述全桥整流器的输出端。
[0009]所述的单相电子式键盘预付费电能表，所述电源电路还包括提供系统工作的备用电源的系统电源切换电路，所述系统电源切换电路包括电容Cll和极性电容ClO和备用电源；所述极性电容C1的正极和电容Cll的一端连接且它们的连接点接所述ATT7035AU的90管脚和所述备用电源正极，所述极性电容ClO的负极与电容Cll的另一端连接后共同接地；所述备用电源的负极通过J2和JP-2接地。
[0010]所述的单相电子式键盘预付费电能表，还包括通讯电路，所述通讯电路为磁吸附式红外通讯电路，所述的磁吸附式红外通讯电路包括接收电路和发射电路，所述接收电路包括阻R31、R36、R38、R40以及三极管V16和红外接收管D14，所述发射电路包括电阻R32、R37、R39以及三级管V17和红外发射管D15 ；
所述红外接收管D14的负极、所述电阻R31的一端连接且它们的连接点接所述电压调整器XC6214P332PR的Vout管脚，所述红外接收管D14的正极、所述电阻R38的一端与所述电阻R36的一端连接，所述电阻R36的另一端接所述三极管V16的基极，所述三极管V16的集电极、所述电阻R31的另一端与所述ATT7035AU的29管脚连接；所述电阻R38的另一端接所述电阻R40的一端，所述三极管V16的发射极与所述电阻R40的另一端连接后共同接地；
所述电阻R37的一端接所述ATT7035AU的30管脚，另一端与所述电阻R32的一端并联后接所述三极管V17的基极，所述电阻R32的另一端与所述三极管V17的发射极连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V17的发射极通过所述电阻R39与所述红外发射管D15的正极连接，所述红外发射管D15的负极接地。
[0011]所述的单相电子式键盘预付费电能表，还包括键盘电路，所述键盘电路包括电阻R61、R62、R63、R65、R66、R69、R72、R73、R74、R75,电容 C43、C44、C45、C46、C47、C48、C49 和碳膜按键 KEY1、KEY2、KEY3、KEY4、KEY5、KEY6、KEY7 以及芯片 XHC3-7A ；
所述芯片XHC3-7A的I管脚通过所述电阻R65与所述电阻R61的一端、所述电容C43的一端连接后共同接所述碳膜按键KEY1，所述芯片XHC3-7A的2管脚通过所述电阻R66与所述电阻R62的一端、所述电容C44的一端连接后共同接所述碳膜按键KEY2，所述芯片XHC3-7A的3管脚通过所述电阻R69与所述电阻R63的一端和所述电容C45的一端连接后共同接所述碳膜按键KEY3，所述芯片XHC3-7A的4管脚通过所述电阻R72与所述电容C46的一端连接后共同接所述碳膜按键KEY4，所述芯片XHC3-7A的5管脚通过所述电阻R73与所述电容C47的一端连接后共同接所述碳膜按键KEY5，所述芯片XHC3-7A的6管脚通过所述电阻R74与所述电容C48的一端连接后共同接所述碳膜按键KEY6，所述芯片XHC3-7A的7管脚通过所述电阻R75与所述电容C49的一端连接后共同接所述碳膜按键KEY7 ;所述电阻R61的另一端、所述电阻R62的另一端与所述电阻R63的另一端连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述C43的另一端、所述C44的另一端、所述C45的另一端、所述C46的另一端、所述C47的另一端、所述C48的另一端与所述C49的另一端连接后共同接地。
[0012]所述的单相电子式键盘预付费电能表，还包括交流采样电路，所述交流采样电路包括电流采样电路和电压采样电路，所述电流采样电路包括电阻R42、R43、R44、R45、R46、R47、R48、R49、R50、R51,电容 C19、C20 ;所述电压采样电路包括电阻 R52、R53、R56、R58、R59、R60、R88、R89、R90,电容 C22、C23、C31、C33 ；
所述电阻R50与所述电容C19并联后一端接地，另一端接所述ATT7035AU的8管脚，同时通过所述电阻R42、R43、R44、R45、R46、R47、R48、R49接N线，所述电阻R51与所述电容C20并联后一端接地，另一端接所述ATT7035AU的9管脚；
所述电阻R56的一端与所述电阻R58的一端连接且它们的连接端接零线电流采样用的第二电流互感器的采样端，所述电阻R58的另一端与所述电阻R59的一端连接后接地，所述电阻R59的另一端与所述电阻R60的一端连接且它们的连接端接零线电流采样用的第二电流互感器的参考端，所述电阻R60的另一端与所述电容C33的一端连接端后接所述芯片ATT7035AU的11管脚，所述电容C33的另一端与所述电容C31的一端连接后接地，所述电容C31的另一端与所述电阻R56的另一端连接后接所述芯片ATT7035AU的10管脚；
所述电阻R52的一端与所述电阻R88的一端连接且它们的连接端同时接所述电阻R89的一端和零线电流采样用的第一电流互感器的采样端，所述电阻R88的另一端与所述电阻R90的一端连接后接地，所述电阻R90的另一端与所述电阻R53的一端连接且它们的连接端同时接所述电阻R89的另一端和零线电流采样用的第一电流互感器的参考端，所述电阻R53的另一端与所述电容C23的一端连接端接所述芯片ATT7035AU的13管脚，所述电容C23的另一端与所述电容C22的一端连接后接地，所述电容C22的另一端与所述电阻R52的另一端连接后接所述ATT7035AU的12管脚。
[0013]所述的单相电子式键盘预付费电能表，还包括强磁检测电路、背光屏控制电路、蜂鸣器报警电路、表盖和端钮盖开启检测电路、有功脉冲输出电路和秒功脉冲输出电路；
所述强磁检测电路包括芯片PT3661，电容C39、C41，电阻R64，所述芯片PT3661的OUT管脚、所述电阻R64的一端与所述电容C41的一端连接后共同接所述ATT7035AU的86管脚，所述电阻R64的另一端、所述电容C39的一端与所述芯片PT3661的VDD管脚连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述电容C39的另一端、所述电容C41的另一端与所述芯片PT3661的GND管脚连接后共同接地；
所述背光屏控制电路包括三极管V19、V20、V21，电阻R77、R78、R79、R83、R84、R85，电容C50、C51、C52、C53，发光二极管DO、D18、D19、D20 ;所述电阻R83的一端接所述电压调整器XC6214P332PR的Vout管脚，所述电阻R83的另一端同时接所述发光二极管D19的正极和所述电容C51的一端，所述发光二极管D19的负极与所述电容C51的另一端连接后共同接所述ATT7035AU的56管脚；所述电阻R78的一端接所述ATT7035AU的28管脚，所述电阻R78的另一端所述三极管V19的基极，所述三极管V19的发射极接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V19的集电极接所述电阻R82的一端，所述电阻R82的另一端同时接所述电容C50的一端和所述发光二极管D18的正极,所述电容C50的另一端与所述发光二极管D18的负极连接后共同接地；所述电阻R79的一端接所述ATT7035AU的55管脚，所述电阻R79的另一端所述三极管V21的基极，所述三极管V21的集电极接所述电阻R85的一端，所述电阻R85的另一端同时接所述电容C53的一端、所述发光二极管D20的正极；所述电阻R77的一端接所述ATT7035AU的54管脚，所述电阻R77的另一端所述三极管V20的基极，所述三极管V20的发射极与所述三极管V21的发射极连接后接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V20的集电极接所述电阻R84的一端，所述电阻R84的另一端同时接所述电容C52的一端和所述发光二极管DO的正极，所述电容C52的另一端、所述发光二极管DO的负极、所述电容C53的另一端与所述发光二极管D20的负极连接后共同接地；
所述蜂鸣器报警电路包括电阻R80、R81、R86，电容C54，二极管D17，三极管V22、蜂鸣器M1，所述电阻R86的一端接所述ATT7035AU的22管脚，所述电阻R86的另一端、所述电容C54的一端连接后接所述三极管V22的基极，所述电容C54的另一端与所述三极管V22的集电极连接后共同接地，所述三极管V22的发射极同时接所述二极管D17的正极和所述蜂鸣器Ml的一端，所述二极管D17的负极、所述蜂鸣器Ml的另一端和所述电阻R80的一端与所述电阻R81的一端连接，所述电阻R80的另一端与所述电阻R81的另一端连接后共同接所述电压调整器XC6214P332PR的Vout管脚；
所述表盖和端钮盖开启检测电路包括电阻R70、R71，电容C40、C42，按键S1、S2 ;所述电阻R70的一端、所述电阻R70的一端、所述电容C40的一端与所述电容C42的一端连接后共同接地，所述电阻R70的另一端、所述电容C40的另一端与所述按键SI的2管脚连接后共同接所述ATT7035AU的4管脚，所述电阻R71的另一端、所述电容C42的另一端与所述按键S2的2管脚连接后共同接所述ATT7035AU的5管脚，所述按键SI的I管脚与所述按键S2的I管脚连接后共同接所述ATT7035AU的92管脚；
所述有功脉冲输出电路包括第一光电耦合器TLP785，电阻R67、R68、R76，三极管V18，二极管D21，发光二极管D16，电容C38 ;所述电阻R76的一端接所述ATT7035AU的33管脚，所述电阻R76的另一端接所述三极管V18的基极，所述三极管V18的发射极接地，所述三极管V18的集电极同时接所述电阻R67的一端和所述电阻R68的一端，所述电阻R68的另一端接所述第一光电稱合器TLP785的一个输入端,所述电阻R67的另一端同时接所述电容C38的一端和所述发光二极管D16的负极，所述电容C38的另一端、所述发光二极管D16的正极与所述第一光电耦合器TLP785的另一个输入端连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述第一光电耦合器TLP785的一个输出端与所述二极管D21负极连接后共同接辅助端子有功脉冲输出采样端，所述第一光电耦合器TLP785的另一个输出端与所述二极管Dl正极连接后共同接辅助端子有功脉冲输出参考端；
所述秒功脉冲输出电路包括第二光电耦合器TLP785，电阻R91、R54，三极管V23，二极管D22，所述电阻R91的一端接所述ATT7035AU的21管脚，另一端接所述三极管V23的基极，所述三极管V23的发射极接地，所述三极管V23的集电极接所述电阻R54的一端，所述电阻R54的另一端接所述第二光电稱合器TLP785的一个输入端,所述第二光电稱合器TLP785的另一个输入端接所述电压调整器XC6214P332PR的Vout管脚，所述第二光电耦合器TLP785的一个输出端与所述二极管D22负极连接后共同接辅助端子秒脉冲输出采样端，所述第二光电耦合器TLP785的另一个输出端与所述二极管D22正极连接后共同接辅助端子秒脉冲输出参考端。
[0014]所述的单相电子式键盘预付费电能表，还包括数据存储电路，所述数据存储电路包括存储芯片BR24G128FJ-WE2，电容C15，电阻R34、R35，所述电容C15的一端、所述存储芯片BR24G128FJ-WE2的8管脚、所述电阻R34的一端与所述电阻R35的一端连接后共同接所述ATT7035AU的92管脚，所述存储芯片BR24G128FJ-WE2的6管脚与所述电阻R34的另一端连接后共同接所述ATT7035AU的I管脚，所述存储芯片BR24G128FJ-WE2的5管脚与所述电阻R35的另一端连接后共同接所述ATT7035AU的2管脚，所述电容C15的另一端与所述存储芯片BR24G128FJ-WE2的I管脚、2管脚、3管脚、4管脚、7管脚连接后共同接地。
[0015]本发明的上述技术方案相比现有技术具有以下优点:
(I)本发明所述的单相电子式键盘预付费电能表，包括SOC接口电路、电源电路和掉电检测电路，掉电检测电路检测电源电路输出的直流电，当掉电检测电路检测到电源电路输出的直流电大于或者等于预设电压阈值时，所述掉电检测电路向所述SOC接口电路输出接通信号，所述SOC接口电路正常运行，当掉电检测电路检测到电源电路输出的直流电小于所述预设电压阈值时，所述掉电检测电路向所述SOC接口电路输出中断信号，所述SOC接口电路执行掉电数据保存动作。本发明提供的单相电子式键盘预付费电能表掉电检测电路能够准确检测电源电路输出直流电的大小，保证单相电子式键盘预付费电能表运行的可靠性。
[0016](2)本发明所述的单相电子式键盘预付费电能表，包括系统级芯片ATT7035AU，ATT7035AU作为SOC系统级芯片集成有计量模块、时钟电路模块、LCD驱动模块以及CPU资源，集成度高。
[0017]( 3)本发明所述的单相电子式键盘预付费电能表，包括继电器控制电路，控制磁保持继电器驱动线圈电压极性及电流方向。
[0018](4)本发明所述的单相电子式键盘预付费电能表，包括通讯电路、键盘电路、表盖和端钮盖开启检测电路、交流采样电路、强磁检测电路、背光屏控制电路、蜂鸣器报警电路、有功脉冲输出电路、秒功脉冲输出电路、数据存储电路，与现有技术相比，集成度更高，成本低廉，设计简洁可靠，能够大规模生产。
【专利附图】
【附图说明】
[0019]为了使本发明的内容更容易被清楚的理解，下面结合附图，对本发明作进一步详细的说明，其中，
图1是本发明所述单相电子式键盘预付费电能表的结构示意图；
图2是本发明所述单相电子式键盘预付费电能表的ATT7035AU及接口图；
图3是本发明所述单相电子式键盘预付费电能表的电源电路图；
图4是本发明所述单相电子式键盘预付费电能表的系统电源切换电路图；
图5是本发明所述单相电子式键盘预付费电能表的掉电检测电路图；
图6是本发明所述单相电子式键盘预付费电能表的继电器控制电路图； 图7是本发明所述单相电子式键盘预付费电能表的通讯电路图；
图8是本发明所述单相电子式键盘预付费电能表的键盘电路图；
图9是本发明所述单相电子式键盘预付费电能表的交流采样电路图；
图10是本发明所述单相电子式键盘预付费电能表的强磁检测电路图；
图11是本发明所述单相电子式键盘预付费电能表的表盖和端钮盖开启检测电路图； 图12是本发明所述单相电子式键盘预付费电能表的背光屏控制电路图；
图13是本发明所述单相电子式键盘预付费电能表的蜂鸣器报警电路图；
图14是本发明所述单相电子式键盘预付费电能表的有功脉冲输出电路图；
图15是本发明所述单相电子式键盘预付费电能表的秒功脉冲输出电路图；
图16是本发明所述单相电子式键盘预付费电能表的数据存储电路图。
[0020]附图标记:1-S0C接口电路，2-电源电路，3-掉电检测电路。
【具体实施方式】
[0021]实施例1:
本发明所述的单相电子式键盘预付费电能表电路的结构如图1所示，其包括SOC接口电路1、电源电路2和掉电检测电路3，其中，电源电路2包括一个对外提供直流电的输出端；S0C接口电路1，包括一个控制端，当所述控制端接收到接通信号时，所述SOC接口电路I正常运行；当所述控制端接收到中断信号时，所述SOC接口电路I执行掉电数据保存动作；掉电检测电路3,包括一个输入端和一个输出端,所述掉电检测电路3的输入端与所述电源电路2的输出端连接，用于接收所述电源电路2提供的直流电；所述掉电检测电路3的输出端与所述SOC接口电路I的控制端连接；所述掉电检测电路3用于实时检测所述电源电路2提供的直流电，并将检测结果发送给所述SOC接口电路I的控制端；当所述掉电检测电路3检测到所述直流电大于或者等于预设电压阈值时，所述掉电检测电路3向所述SOC接口电路I输出接通信号；当所述掉电检测电路3检测到所述直流电小于所述预设电压阈值时，所述掉电检测电路3向所述SOC接口电路I输出中断信号。
[0022]本实施例中，参见图2所示，所述SOC接口电路I包括系统级芯片ATT7035AU，ATT7035AU作为SOC系统级芯片集成有计量模块、时钟电路模块、IXD驱动模块以及MCU资源。
[0023]本实施例中，所述电源电路2包括用于对外提供直流电的AC/DC电源转换电路和用于提供系统的工作电源的系统工作电源电路；参见图3所示，所述AC/DC电源转换电路包括压敏电阻RV1、变压器TC1，二极管D23、D24、D25、D26，所述二极管D23、D24、D25、D26构成全桥整流器；所述系统工作电源电路包括电容C2、C4、C7、C8、C9，极性电容C1、C3，电源稳压芯片7805，电压调整器XC6214P332PR。
[0024]交流电通过所述压敏电阻RVl接所述变压器TCl的初级线圈，所述变压器TCl的次级线圈接所述全桥整流器的输入端，所述全桥整流器的输出端作为所述AC/DC电源转换电路的输出端向所述掉电检测电路3提供输入信号；所述全桥整流器的输出端、所述极性电容Cl的正极与所述电容C2的一端连接后共同接所述电源稳压芯片7805的IN管脚，所述极性电容Cl的负极与所述电容C2的另一端连接后共同接地；所述极性电容C3的正极、所述电容C4、C9的一端连接后同时接所述电源稳压芯片7805的OUT管脚和所述电压调整器XC6214P332PR的Vin管脚，所述极性电容C3的负极与所述电容C4、C9的另一端连接后共同接地；所述电压调整器XC6214P332PR和所述电源稳压芯片7805的GND管脚接地，所述电容C7、C8并联后一端接地，另一端接所述电压调整器XC6214P332PR的Vout管脚，所述电压调整器XC6214P332PR的Vout管脚作为所述系统工作电源电路的输出端用于提供系统的工作电源。
[0025]作为其他实施方式，所述电源电路2还包括提供系统工作的备用电源的系统电源切换电路，参见图4所示，所述系统电源切换电路包括电容Cll和极性电容ClO和备用电源；所述极性电容ClO的正极和电容Cll的一端连接且它们的连接点接所述芯片ATT7035AU的90管脚和所述备用电源正极，所述极性电容ClO的负极与电容Cll的另一端连接后共同接地；所述备用电源的负极通过J2和JP-2接地。
[0026]低功耗电路电源取自所述芯片ATT7035AU的第92脚，所述掉电低功耗电源不直接与所述备用电源相连，所述备用电源正极与所述芯片ATT7035AU的第90脚相连，通过所述芯片ATT7035AU内部电源切换电路控制。
[0027]在所述芯片ATT7035AU内部集成电源切换电路，可对电源切换电压设置为2.8V、
3.0V、3.2V三档，以3.0V预设阈值为例:正常使用时，CPU电源VDD3P3由系统工作电源电路中的电压调整器XC6214P332PR的Vout管脚提供，切换电压阈值在寄存器内部设定并将电源切换功能使能后，当电压调整器XC6214P332PR的Vout管脚提供的系统工作电源VSYS电压跌落在3.0V以下时，芯片ATT7035AU在内部自动实施电源切换，CPU电源VDD3P3由所述系统电源切换电路的所述备用电源提供。
[0028]参见图5所示，所述掉电检测电路3包括电阻R2、R3、R4、R6、电容C6、三极管V1、V3 ;所述电阻R4的一端作为所述掉电检测电路3的输入端接所述全桥整流器的输出端，所述电阻R4的另一端、所述电阻R6的一端与所述电容C6的一端连接且它们的连接点接所述三极管V3的基极，所述三极管V3的发射极、所述电阻R6的另一端与所述电容C6的另一端连接后共同接地；所述三极管V3的集电极、所述电阻R3的一端与所述三极管Vl的基极连接，所述电阻R3的另一端与所述电阻R2的一端连接且它们的连接点接所述电压调整器XC6214P332PR的Vout管脚；所述电阻R2的另一端与所述三极管Vl的集电极和所述电容C5的一端连接，且它们的连接点接所述ATT7035AU的3和21管脚；所述三极管Vl的发射极与所述电容C5的另一端连接后共同接地。
[0029]所述全桥整流器的输出端输出电源的电压经所述电阻R4、R6分压后作为所述三极管V3的输入信号。当所述全桥整流器的输出电源电压高于7V时，所述三极管V3导通，所述三极管Vl截止，所述芯片ATT7035AU的3管脚得到数字逻辑高电平的接通信号，即正常上电运行状态；当所述全桥整流器的输出电源电压低于7V时，所述三极管V3截止，所述三极管Vl导通，所述芯片ATT7035AU的3管脚得到数字逻辑低电平的中断信号，所述芯片ATT7035AU认为市电掉电，此时系统还能维持一定时间正常工作，开始进行掉电前相关数据保存，然后等待系统电源切换进入低功耗状态。
[0030]实施例2:
在上述实施例的基础上，还包括继电器控制电路，所述继电器控制电路包括L相继电器控制电路和N相继电器控制电路；所述L相继电器控制电路和所述N相继电器控制电路结构相同，参见图6所示，所述L相继电器控制电路和所述N相继电器控制电路均包括三极管 V4、V5、V8、V9、V12、V13，电阻 R7、R8、Rll、R12、R15、R16、R19、R20、R23、R24、R27、R28 以及二极管D6、D7、D10、D11和磁保持继电器；
所述电阻R15的一端和所述电阻R19的一端连接且它们的连接点接所述三极管V9的基极，所述电阻R15的另一端接所述ATT7035AU的95管脚，所述电阻R19的另一端同时接所述ATT7035AU的94管脚、所述三极管V9的发射极和所述电阻R23的一端，所述电阻R23的另一端同时接所述三极管V13的基极和所述电阻R27的一端，所述电阻R27的另一端、所述三极管V13的发射极和所述二极管DlO的正极连接后共同接地；所述二极管DlO的负极、所述三极管V13的集电极、所述三极管V5的集电极和所述二极管D6的正极连接后接所述磁保持继电器驱动线圈的一端；所述三极管V9的集电极接所述电阻Rll的一端，所述电阻Rll的另一端和所述电阻R7的一端连接且它们的连接点接所述三极管V5的基极，所述三极管V5的发射极、所述电阻R7的另一端和所述二极管D6的负极连接且它们的连接点接所述全桥整流器的输出端；
所述电阻R16的一端和所述电阻R20的一端连接且它们的连接点接所述三极管V8的基极，所述电阻R16的另一端接所述ATT7035AU的94管脚，所述电阻R20的另一端同时接所述ATT7035AU的95管脚、所述三极管V8的发射极和所述电阻R24的一端，所述电阻R24的另一端同时接所述三极管V12的基极和所述电阻R28的一端，所述电阻R28的另一端、所述三极管V12的发射极和所述二极管Dll的正极连接后共同接地；所述二极管Dll的负极、所述三极管V12的集电极、所述三极管V4的集电极和所述二极管D7的正极连接后接所述磁保持继电器驱动线圈的另一端；所述三极管V8的集电极接所述电阻R12的一端，所述电阻R12的另一端、所述电阻R8的一端连接后它们的连接点接所述三极管V4的基极，所述三极管V4的发射极、所述电阻R8的另一端和所述二极管D7的负极连接后且它们的连接点接所述全桥整流器的输出端。
[0031 ] 上述继电器控制电路构成继电器驱动及互锁保护。继电器控制电路中，L线继电器驱动原理与N线继电器驱动原理相同，以L线继电器驱动原理为例:三极管V4、V5、V12、V13构成H桥控制磁保持继电器驱动线圈电压极性及电流方向。当所述芯片ATT7035AU的94脚、95脚同时输出数字逻辑高电平或者同时输出数字逻辑低电平信号时，磁保持继电器驱动线圈两端参考电压接近于零，没有电流从磁保持继电器驱动线圈流过，磁保持继电器不动作；当所述芯片ATT7035AU的94脚输出数字逻辑低电平，所述芯片ATT7035AU的95脚输出数字逻辑高电平，并维持时间在120ms以上，在此期间磁保持继电器驱动线圈的JDQ1A、JDQlB两端有正向电压和正向电流，磁保持继电器会发生跳闸动作；当所述芯片ATT7035AU的94脚输出数字逻辑高电平，所述芯片ATT7035AU的95脚输出数字逻辑低电平，并维持时间在120ms以上，在此期间磁保持继电器驱动线圈的JDQ1A、JDQlB两端有反向电压和反向电流，磁保持继电器会发生合闸动作。
[0032]实施例3:
在实施例1、2的基础上，还包括通讯电路，所述通讯电路为磁吸附式红外通讯电路，参见图7所示，所述的磁吸附式红外通讯电路包括接收电路和发射电路，所述接收电路包括阻R31、R36、R38、R40以及三极管V16和红外接收管D14，所述发射电路包括电阻R32、R37、R39以及三级管V17和红外发射管D15。
[0033]所述红外接收管D14的负极、所述电阻R31的一端连接且它们的连接点接所述电压调整器XC6214P332PR的Vout管脚，所述红外接收管D14的正极、所述电阻R38的一端与所述电阻R36的一端连接，所述电阻R36的另一端接所述三极管V16的基极，所述三极管V16的集电极、所述电阻R31的另一端与所述芯片ATT7035AU的29管脚连接；所述电阻R38的另一端接所述电阻R40的一端，所述三极管V16的发射极与所述电阻R40的另一端连接后共同接地；所述电阻R37的一端接所述ATT7035AU的30管脚，另一端与所述电阻R32的一端并联后接所述三极管V17的基极，所述电阻R32的另一端与所述三极管V17的发射极连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V17的发射极通过所述电阻R39与所述红外发射管D15的正极连接，所述红外发射管D15的负极接地。
[0034]实施例4:
在上述实施例的基础上，还包括键盘电路，参见图8所示,所述键盘电路包括电阻R61、R62、R63、R65、R66、R69、R72、R73、R74、R75,电容 C43、C44、C45、C46、C47、C48、C49 和碳膜按键 KEY1、KEY2、KEY3、KEY4、KEY5、KEY6、KEY7 以及芯片 XHC3-7A。
[0035]所述芯片XHC3-7A的I管脚通过所述电阻R65与所述电阻R61的一端、所述电容C43的一端连接后共同接所述碳膜按键KEYl，所述芯片XHC3-7A的2管脚通过所述电阻R66与所述电阻R62的一端、所述电容C44的一端连接后共同接所述碳膜按键KEY2，所述芯片XHC3-7A的3管脚通过所述电阻R69与所述电阻R63的一端和所述电容C45的一端连接后共同接所述碳膜按键KEY3，所述芯片XHC3-7A的4管脚通过所述电阻R72与所述电容C46的一端连接后共同接所述碳膜按键KEY4，所述芯片XHC3-7A的5管脚通过所述电阻R73与所述电容C47的一端连接后共同接所述碳膜按键KEY5，所述芯片XHC3-7A的6管脚通过所述电阻R74与所述电容C48的一端连接后共同接所述碳膜按键KEY6，所述芯片XHC3-7A的7管脚通过所述电阻R75与所述电容C49的一端连接后共同接所述碳膜按键KEY7 ;所述电阻R61的另一端、所述电阻R62的另一端与所述电阻R63的另一端连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述C43的另一端、所述C44的另一端、所述C45的另一端、所述C46的另一端、所述C47的另一端、所述C48的另一端与所述C49的另一端连接后共同接地。
[0036]实施例5:
在上述实施例的基础上，还包括交流采样电路，参见图9所示,所述交流采样电路包括电流采样电路和电压采样电路，所述电流采样电路包括电阻R42、R43、R44、R45、R46、R47、R48、R49、R50、R51,电容 C19、C20 ;所述电压采样电路包括电阻 R52、R53、R56、R58、R59、R60、R88、R89、R90,电容 C22、C23、C31、C33。
[0037]所述电阻R50与所述电容C19并联后一端接地，另一端接所述ATT7035AU的8管脚，同时通过所述电阻R42、R43、R44、R45、R46、R47、R48、R49接N线，所述电阻R51与所述电容C20并联后一端接地，另一端接所述ATT7035AU的9管脚。
[0038]所述电阻R56的一端与所述电阻R58的一端连接且它们的连接端接零线电流采样用的第二电流互感器的采样端，所述电阻R58的另一端与所述电阻R59的一端连接后接地，所述电阻R59的另一端与所述电阻R60的一端连接且它们的连接端接零线电流采样用的第二电流互感器的参考端，所述电阻R60的另一端与所述电容C33的一端连接端后接所述芯片ATT7035AU的11管脚，所述电容C33的另一端与所述电容C31的一端连接后接地，所述电容C31的另一端与所述电阻R56的另一端连接后接所述芯片ATT7035AU的10管脚。
[0039]所述电阻R52的一端与所述电阻R88的一端连接且它们的连接端同时接所述电阻R89的一端和零线电流采样用的第一电流互感器的采样端，所述电阻R88的另一端与所述电阻R90的一端连接后接地，所述电阻R90的另一端与所述电阻R53的一端连接且它们的连接端同时接所述电阻R89的另一端和零线电流采样用的第一电流互感器的参考端，所述电阻R53的另一端与所述电容C23的一端连接端接所述芯片ATT7035AU的13管脚，所述电容C23的另一端与所述电容C22的一端连接后接地，所述电容C22的另一端与所述电阻R52的另一端连接后接所述ATT7035AU的12管脚。
[0040]实施例6:
在上述实施例的基础上，还包括强磁检测电路，参见图10所示，所述强磁检测电路包括芯片PT3661，电容C39、C41，电阻R64，所述芯片PT3661的OUT管脚、所述电阻R64的一端与所述电容C41的一端连接后共同接所述芯片ATT7035AU的86管脚，所述电阻R64的另一端、所述电容C39的一端与所述芯片PT3661的VDD管脚连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述电容C39的另一端、所述电容C41的另一端与所述芯片PT3661的GND管脚连接后共同接地。
[0041]实施例7:
在上述实施例的基础上，还包括表盖和端钮盖开启检测电路，参见图11所示，所述表盖和端钮盖开启检测电路包括电阻R70、R71，电容C40、C42，按键S1、S2 ;所述电阻R70的一端、所述电容C40的一端与所述电容C42的一端连接后共同接地，所述电阻R70的另一端、所述电容C40的另一端与所述按键SI的2管脚连接后共同接所述ATT7035AU的4管脚，所述电阻R71的另一端、所述电容C42的另一端与所述按键S2的2管脚连接后共同接所述ATT7035AU的5管脚，所述按键SI的I管脚与所述按键S2的I管脚连接后共同接所述ATT7035AU 的 92 管脚。
[0042]实施例8:
在上述实施例的基础上，还包括背光屏控制电路，参见图12所示，所述背光屏控制电路包括三极管 V19、V20、V21，电阻 R77、R78、R79、R83、R84、R85,电容 C50、C51、C52、C53,发光二极管 DO、D18、D19、D20。
[0043]所述电阻R83的一端接所述电压调整器XC6214P332PR的Vout管脚，所述电阻R83的另一端同时接所述发光二极管D19的正极和所述电容C51的一端，所述发光二极管D19的负极与所述电容C51的另一端连接后接所述芯片ATT7035AU的56管脚；所述电阻R78的一端接所述芯片ATT7035AU的28管脚，所述电阻R78的另一端所述三极管V19的基极，所述三极管V19的发射极接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V19的集电极接所述电阻R82的一端，所述电阻R82的另一端同时接所述电容C50的一端和所述发光二极管D18的正极，所述电容C50的另一端与所述发光二极管D18的负极连接后共同接地；所述电阻R79的一端接所述芯片ATT7035AU的55管脚，所述电阻R79的另一端所述三极管V21的基极，所述三极管V21的集电极接所述电阻R85的一端，所述电阻R85的另一端同时接所述电容C53的一端和所述发光二极管D20的正极；所述电阻R77的一端接所述芯片ATT7035AU的54管脚，所述电阻R77的另一端所述三极管V20的基极，所述三极管V20的发射极与所述三极管V21的发射极连接后接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V20的集电极接所述电阻R84的一端，所述电阻R84的另一端同时接所述电容C52的一端和所述发光二极管DO的正极,所述电容C52的另一端、所述发光二极管DO的负极、所述电容C53的另一端与所述发光二极管D20的负极连接后共同接地。
[0044]实施例9:
在上述实施例的基础上，还包括蜂鸣器报警电路，参见图13所示，所述蜂鸣器报警电路包括电阻R80、R81、R86，电容C54，二极管D17，三极管V22、蜂鸣器Ml，所述电阻R86的一端接所述ATT7035AU的22管脚，所述电阻R86的另一端、所述电容C54的一端连接后接所述三极管V22的基极，所述电容C54的另一端与所述三极管V22的集电极连接后共同接地，所述三极管V22的发射极同时接所述二极管D17的正极和所述蜂鸣器Ml的一端，所述二极管D17的负极、所述蜂鸣器Ml的另一端和所述电阻R80的一端与所述电阻R81的一端连接，所述电阻R80的另一端与所述电阻R81的另一端连接后共同接所述电压调整器XC6214P332PR的Vout管脚。
[0045]实施例10:
在上述实施例的基础上，还包括有功脉冲输出电路，参见图14所示，所述有功脉冲输出电路包括第一光电耦合器TLP785，电阻R67、R68、R76，三极管V18，二极管D21，发光二极管D16，电容C38 ;所述电阻R76的一端接所述ATT7035AU的33管脚，所述电阻R76的另一端接所述三极管V18的基极，所述三极管V18的发射极接地，所述三极管V18的集电极同时接所述电阻R67的一端和所述电阻R68的一端，所述电阻R68的另一端接所述第一光电耦合器TLP785的一个输入端,所述电阻R67的另一端同时接所述电容C38的一端和所述发光二极管D16的负极，所述电容C38的另一端、所述发光二极管D16的正极与所述第一光电耦合器TLP785的另一个输入端连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述第一光电耦合器TLP785的一个输出端与所述二极管D21负极连接后共同接辅助端子有功脉冲输出采样端，所述第一光电耦合器TLP785的另一个输出端与所述二极管Dl正极连接后共同接辅助端子有功脉冲输出参考端。
[0046]实施例11:
在上述实施例的基础上，还包括秒功脉冲输出电路，参见图15所示，所述秒功脉冲输出电路包括第二光电耦合器TLP785，电阻R91、R54，三极管V23，二极管D22，所述电阻R91的一端接所述ATT7035AU的21管脚，另一端接所述三极管V23的基极，所述三极管V23的发射极接地，所述三极管V23的集电极接所述电阻R54的一端，所述电阻R54的另一端接所述第二光电稱合器TLP785的一个输入端,所述第二光电稱合器TLP785的另一个输入端接所述电压调整器XC6214P332PR的Vout管脚，所述第二光电耦合器TLP785的一个输出端与所述二极管D22负极连接后共同接辅助端子秒脉冲输出采样端，所述第二光电耦合器TLP785的另一个输出端与所述二极管D22正极连接后共同接辅助端子秒脉冲输出参考端。
[0047]实施例12:
在上述实施例的基础上，还包括数据存储电路，参见图16所示,所述数据存储电路包括存储芯片BR24G128FJ-WE2，电容C15，电阻R34、R35，所述电容C15的一端、所述存储芯片BR24G128FJ-WE2的8管脚、所述电阻R34的一端与所述电阻R35的一端连接后共同接所述ATT7035AU的92管脚，所述存储芯片BR24G128FJ-WE2的6管脚与所述电阻R34的另一端连接后共同接所述ATT7035AU的I管脚，所述存储芯片BR24G128FJ-WE2的5管脚与所述电阻R35的另一端连接后共同接所述ATT7035AU的2管脚，所述电容C15的另一端与所述存储芯片BR24G128FJ-WE2的I管脚、2管脚、3管脚、4管脚、7管脚连接后共同接地。
[0048]显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
【权利要求】
1.一种单相电子式键盘预付费电能表，其特征在于，包括SOC接口电路、电源电路和掉电检测电路，其中， 电源电路，包括一个对外提供直流电的输出端； SOC接口电路，包括一个控制端，当所述控制端接收到接通信号时，所述SOC接口电路正常运行；当所述控制端接收到中断信号时，所述SOC接口电路执行掉电数据保存动作； 掉电检测电路，包括一个输入端和一个输出端，所述掉电检测电路的输入端与所述电源电路的输出端连接，用于接收所述电源电路提供的直流电；所述掉电检测电路的输出端与所述SOC接口电路的控制端连接；所述掉电检测电路用于实时检测所述电源电路提供的直流电，并将检测结果发送给所述SOC接口电路的控制端；当所述掉电检测电路检测到所述直流电大于或者等于预设电压阈值时，所述掉电检测电路向所述SOC接口电路输出接通信号；当所述掉电检测电路检测到所述直流电小于所述预设电压阈值时，所述掉电检测电路向所述SOC接口电路输出中断信号。
2.根据权利要求1所述的单相电子式键盘预付费电能表，其特征在于，所述SOC接口电路包括系统级芯片ATT7035AU及其外围电路。
3.根据权利要求2所述的单相电子式键盘预付费电能表，其特征在于，所述电源电路包括用于对外提供直流电的AC/DC电源转换电路和用于提供系统的工作电源的系统工作电源电路；所述AC/DC电源转换电路包括压敏电阻RV1、变压器TC1，二极管D23、D24、D25、D26，所述二极管D23、D24、D25、D26构成全桥整流器；所述系统工作电源电路包括电容C2、C4、C7、C8、C9，极性电容Cl、C3，电源稳压芯片7805，电压调整器XC6214P332PR ;交流电通过所述压敏电阻RVl接所述变压器TCl的初级线圈，所述变压器TCl的次级线圈接所述全桥整流器的输入端，所述全桥整流器的输出端作为所述AC/DC电源转换电路的输出端向所述掉电检测电路提供输入信号；所述全桥整流器的输出端、所述极性电容Cl的正极与所述电容C2的一端连接后共同接所述电源稳压芯片7805的IN管脚，所述极性电容Cl的负极与所述电容C2的另一端连接后共同接地；所述极性电容C3的正极、所述电容C4、C9的一端连接后同时接所述电源稳压芯片7805的OUT管脚和所述电压调整器XC6214P332PR的Vin管脚，所述极性电容C3的负极与所述电容C4、C9的另一端连接后共同接地；所述电压调整器XC6214P332PR和所述电源稳压芯片7 805的GND管脚接地，所述电容C7、C8并联后一端接地，另一端接所述电压调整器XC6214P332PR的Vout管脚。
4.根据权利要求3所述的单相电子式键盘预付费电能表，其特征在于，所述掉电检测电路包括电阻R2、R3、R4、R6、电容C6、三极管V1、V3 ;所述电阻R4的一端作为所述掉电检测电路的输入端接所述全桥整流器的输出端，所述电阻R4的另一端、所述电阻R6的一端与所述电容C6的一端连接且它们的连接点接所述三极管V3的基极，所述三极管V3的发射极、所述电阻R6的另一端与所述电容C6的另一端连接后共同接地；所述三极管V3的集电极、所述电阻R3的一端与所述三极管Vl的基极连接，所述电阻R3的另一端与所述电阻R2的一端连接且它们的连接点接所述电压调整器XC6214P332PR的Vout管脚；所述电阻R2的另一端与所述三极管Vl的集电极和所述电容C5的一端连接，且它们的连接点接所述ATT7035AU的3管脚；所述三极管Vl的发射极与所述电容C5的另一端连接后共同接地。
5.根据权利要求4所述的单相电子式键盘预付费电能表，其特征在于，还包括继电器控制电路，所述继电器控制电路包括L相继电器控制电路和N相继电器控制电路；所述L相继电器控制电路和所述N相继电器控制电路结构相同，其中，所述L相继电器控制电路和所述N相继电器控制电路均包括三极管V4、V5、V8、V9、V12、V13，电阻R7、R8、Rll、R12、R15、R16、R19、R20、R23、R24、R27、R28 以及二极管 D6、D7、D1、Dll 和磁保持继电器； 所述电阻R15的一端和所述电阻R19的一端连接且它们的连接点接所述三极管V9的基极，所述电阻R15的另一端接所述ATT7035AU的95管脚，所述电阻R19的另一端同时接所述ATT7035AU的94管脚、所述三极管V9的发射极和所述电阻R23的一端，所述电阻R23的另一端同时接所述三极管V13的基极和所述电阻R27的一端，所述电阻R27的另一端、所述三极管V13的发射极和所述二极管DlO的正极连接后共同接地；所述二极管DlO的负极、所述三极管V13的集电极、所述三极管V5的集电极和所述二极管D6的正极连接后接所述磁保持继电器驱动线圈的一端；所述三极管V9的集电极接所述电阻Rll的一端，所述电阻Rll的另一端和所述电阻R7的一端连接且它们的连接点接所述三极管V5的基极，所述三极管V5的发射极、所述电阻R7的另一端和所述二极管D6的负极连接且它们的连接点接所述全桥整流器的输出端； 所述电阻R16的一端和所述电阻R20的一端连接且它们的连接点接所述三极管V8的基极，所述电阻R16的另一端接所述ATT7035AU的94管脚，所述电阻R20的另一端同时接所述ATT7035AU的95管脚、所述三极管V8的发射极和所述电阻R24的一端，所述电阻R24的另一端同时接所述三极管V12的基极和所述电阻R28的一端，所述电阻R28的另一端、所述三极管V12的发射极和所述二极管Dll的正极连接后共同接地；所述二极管Dll的负极、所述三极管V12的集电极、所述三极管V4的集电极和所述二极管D7的正极连接后接所述磁保持继电器驱动线圈的另一端；所述三极管V8的集电极接所述电阻R12的一端，所述电阻R12的另一端、所述电阻R8的一端连接后它们的连接点接所述三极管V4的基极，所述三极管V4的发射极、所述电阻R8的另一端和所述二极管D7的负极连接后且它们的连接点接所述全桥整流器的输出端。
6.根据权利要求3-5任一所述的单相电子式键盘预付费电能表，其特征在于，所述电源电路还包括提供系统工作的备用电源的系统电源切换电路，所述系统电源切换电路包括电容Cll和极性电容ClO和备用电源；所述极性电容ClO的正极和电容Cll的一端连接且它们的连接点接所述ATT7035AU的90管脚和所述备用电源正极，所述极性电容ClO的负极与电容Cll的另一端连接后共同接地；所述备用电源的负极通过J2和JP-2接地。
7.根据权利要求6所述的单相电子式键盘预付费电能表，其特征在于，还包括通讯电路，所述通讯电路为磁吸附式红外通讯电路，所述的磁吸附式红外通讯电路包括接收电路和发射电路，所述接收电路包括阻R31、R36、R38、R40以及三极管V16和红外接收管D14，所述发射电路包括电阻R32、R37、R39以及三级管V17和红外发射管D15 ； 所述红外接收管D14的负极、所述电阻R31的一端连接且它们的连接点接所述电压调整器XC6214P332PR的Vout管脚，所述红外接收管D14的正极、所述电阻R38的一端与所述电阻R36的一端连接，所述电阻R36的另一端接所述三极管V16的基极，所述三极管V16的集电极、所述电阻R31的另一端与所述ATT7035AU的29管脚连接；所述电阻R38的另一端接所述电阻R40的一端，所述三极管V16的发射极与所述电阻R40的另一端连接后共同接地； 所述电阻R37的一端接所述ATT7035AU的30管脚，另一端与所述电阻R32的一端并联后接所述三极管V17的基极，所述电阻R32的另一端与所述三极管V17的发射极连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V17的发射极通过所述电阻R39与所述红外发射管D15的正极连接，所述红外发射管D15的负极接地。
8.根据权利要求7所述的单相电子式键盘预付费电能表，其特征在于，还包括键盘电路，所述键盘电路包括电阻 R61、R62、R63、R65、R66、R69、R72、R73、R74、R75,电容 C43、C44、C45、C46、C47、C48、C49 和碳膜按键 KEY1、KEY2、KEY3、KEY4、KEY5、KEY6、KEY7 以及芯片XHC3-7A ； 所述芯片XHC3-7A的I管脚通过所述电阻R65与所述电阻R61的一端、所述电容C43的一端连接后共同接所述碳膜按键KEY1，所述芯片XHC3-7A的2管脚通过所述电阻R66与所述电阻R62的一端、所述电容C44的一端连接后共同接所述碳膜按键KEY2，所述芯片XHC3-7A的3管脚通过所述电阻R69与所述电阻R63的一端和所述电容C45的一端连接后共同接所述碳膜按键KEY3，所述芯片XHC3-7A的4管脚通过所述电阻R72与所述电容C46的一端连接后共同接所述碳膜按键KEY4，所述芯片XHC3-7A的5管脚通过所述电阻R73与所述电容C47的一端连接后共同接所述碳膜按键KEY5，所述芯片XHC3-7A的6管脚通过所述电阻R74与所述电容C48的一端连接后共同接所述碳膜按键KEY6，所述芯片XHC3-7A的7管脚通过所述电阻R75与所述电容C49的一端连接后共同接所述碳膜按键KEY7 ;所述电阻R61的另一端、所述电阻R62的另一端与所述电阻R63的另一端连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述C43的另一端、所述C44的另一端、所述C45的另一端、所述C46的另一端、所述C47的另一端、所述C48的另一端与所述C49的另一端连接后共同接地。
9.根据权利要求8所述的单相电子式键盘预付费电能表，其特征在于，还包括交流采样电路，所述交流采样电路包括电流采样电路和电压采样电路，所述电流采样电路包括电阻 R42、R43、R44、R45、R46、R47、R48、R49、R50、R51，电容 C19、C20 ;所述电压采样电路包括电阻 R52、R53、R56、R58、R59、R60、R88、R89、R90,电容 C22、C23、C31、C33 ； 所述电阻R50与所述电容C19并联后一端接地，另一端接所述ATT7035AU的8管脚，同时通过所述电阻R42、R43、R44、R45、R46、R47、R48、R49接N线，所述电阻R51与所述电容C20并联后一端接地，另一端接所述ATT7035AU的9管脚； 所述电阻R56的一端与所述电阻R58的一端连接且它们的连接端接零线电流采样用的第二电流互感器的采样端，所述电阻R58的另一端与所述电阻R59的一端连接后接地，所述电阻R59的另一端与所述电阻R60的一端连接且它们的连接端接零线电流采样用的第二电流互感器的参考端，所述电阻R60的另一端与所述电容C33的一端连接端后接所述芯片ATT7035AU的11管脚，所述电容C33的另一端与所述电容C31的一端连接后接地，所述电容C31的另一端与所述电阻R56的另一端连接后接所述芯片ATT7035AU的10管脚； 所述电阻R52的一端与所述电阻R88的一端连接且它们的连接端同时接所述电阻R89的一端和零线电流采样用的第一电流互感器的采样端，所述电阻R88的另一端与所述电阻R90的一端连接后接地，所述电阻R90的另一端与所述电阻R53的一端连接且它们的连接端同时接所述电阻R89的另一端和零线电流采样用的第一电流互感器的参考端，所述电阻R53的另一端与所述电容C23的一端连接端接所述芯片ATT7035AU的13管脚，所述电容C23的另一端与所述电容C22的一端连接后接地，所述电容C22的另一端与所述电阻R52的另一端连接后接所述ATT7035AU的12管脚。
10.根据权利要求9所述的单相电子式键盘预付费电能表，其特征在于，还包括强磁检测电路、背光屏控制电路、蜂鸣器报警电路、表盖和端钮盖开启检测电路、有功脉冲输出电路和秒功脉冲输出电路； 所述强磁检测电路包括芯片PT3661，电容C39、C41，电阻R64，所述芯片PT3661的OUT管脚、所述电阻R64的一端与所述电容C41的一端连接后共同接所述ATT7035AU的86管脚，所述电阻R64的另一端、所述电容C39的一端与所述芯片PT3661的VDD管脚连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述电容C39的另一端、所述电容C41的另一端与所述芯片PT3661的GND管脚连接后共同接地； 所述背光屏控制电路包括三极管V19、V20、V21，电阻R77、R78、R79、R83、R84、R85，电容C50、C51、C52、C53，发光二极管DO、D18、D19、D20 ;所述电阻R83的一端接所述电压调整器XC6214P332PR的Vout管脚，所述电阻R83的另一端同时接所述发光二极管D19的正极和所述电容C51的一端，所述发光二极管D19的负极与所述电容C51的另一端连接后共同接所述ATT7035AU的56管脚；所述电阻R78的一端接所述ATT7035AU的28管脚，所述电阻R78的另一端所述三极管V19的基极，所述三极管V19的发射极接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V19的集电极接所述电阻R82的一端，所述电阻R82的另一端同时接所述电容C50的一端和所述发光二极管D18的正极,所述电容C50的另一端与所述发光二极管D18的负极连接后共同接地；所述电阻R79的一端接所述ATT7035AU的55管脚，所述电阻R79的另一端所述三极管V21的基极，所述三极管V21的集电极接所述电阻R85的一端，所述电阻R85的另一端同时接所述电容C53的一端、所述发光二极管D20的正极；所述电阻R77的一端接所述ATT7035AU的54管脚，所述电阻R77的另一端所述三极管V20的基极，所述三极管V20的发射极与所述三极管V21的发射极连接后接所述电压调整器XC6214P332PR的Vout管脚，所述三极管V20的集电极接所述电阻R84的一端，所述电阻R84的另一端同时接所述电容C52的一端和所述发光二极管DO的正极，所述电容C52的另一端、所述发光二极管DO的负极、所述电容C53的另一端与所述发光二极管D20的负极连接后共同接地； 所述蜂鸣器报警电路包括电阻R80、R81、R86，电容C54，二极管D17，三极管V22、蜂鸣器M1，所述电阻R86的一端接所述ATT7035AU的22管脚，所述电阻R86的另一端、所述电容C54的一端连接后接所述三极管V22的基极，所述电容C54的另一端与所述三极管V22的集电极连接后共同接地，所述三极管V22的发射极同时接所述二极管D17的正极和所述蜂鸣器Ml的一端，所述二极管D17的负极、所述蜂鸣器Ml的另一端和所述电阻R80的一端与所述电阻R81的一端连接，所述电阻R80的另一端与所述电阻R81的另一端连接后共同接所述电压调整器XC6214P332PR的Vout管脚； 所述表盖和端钮盖开启检测电路包括电阻R70、R71，电容C40、C42，按键S1、S2 ;所述电阻R70的一端、所述电阻R70的一端、所述电容C40的一端与所述电容C42的一端连接后共同接地，所述电阻R70的另一端、所述电容C40的另一端与所述按键SI的2管脚连接后共同接所述ATT7035AU的4管脚，所述电阻R71的另一端、所述电容C42的另一端与所述按键S2的2管脚连接后共同接所述ATT7035AU的5管脚，所述按键SI的I管脚与所述按键S2的I管脚连接后共同接所述ATT7035AU的92管脚； 所述有功脉冲输出电路包括第一光电耦合器TLP785，电阻R67、R68、R76，三极管V18，二极管D21，发光二极管D16，电容C38 ;所述电阻R76的一端接所述ATT7035AU的33管脚，所述电阻R76的另一端接所述三极管V18的基极，所述三极管V18的发射极接地，所述三极管V18的集电极同时接所述电阻R67的一端和所述电阻R68的一端，所述电阻R68的另一端接所述第一光电稱合器TLP785的一个输入端,所述电阻R67的另一端同时接所述电容C38的一端和所述发光二极管D16的负极，所述电容C38的另一端、所述发光二极管D16的正极与所述第一光电耦合器TLP785的另一个输入端连接后共同接所述电压调整器XC6214P332PR的Vout管脚，所述第一光电耦合器TLP785的一个输出端与所述二极管D21负极连接后共同接辅助端子有功脉冲输出采样端，所述第一光电耦合器TLP785的另一个输出端与所述二极管Dl正极连接后共同接辅助端子有功脉冲输出参考端； 所述秒功脉冲输出电路包括第二光电耦合器TLP785，电阻R91、R54，三极管V23，二极管D22，所述电阻R91的一端接所述ATT7035AU的21管脚，另一端接所述三极管V23的基极，所述三极管V23的发射极接地，所述三极管V23的集电极接所述电阻R54的一端，所述电阻R54的另一端接所述第二光电稱合器TLP785的一个输入端,所述第二光电稱合器TLP785的另一个输入端接所述电压调整器XC6214P332PR的Vout管脚，所述第二光电耦合器TLP785的一个输出端与所述二极管D22负极连接后共同接辅助端子秒脉冲输出采样端，所述第二光电耦合器TLP785的另一个输出端与所述二极管D22正极连接后共同接辅助端子秒脉冲输出参考端。
11.根据权利要求10所述的单相电子式键盘预付费电能表，其特征在于，还包括数据存储电路，所述数据存储电路包括存储芯片BR24G128FJ-WE2，电容C15，电阻R34、R35，所述电容C15的一端、所述存储芯片BR24G128FJ-WE2的8管脚、所述电阻R34的一端与所述电阻R35的一端连接后共同接所述芯片ATT7035AU的92管脚，所述存储芯片BR24G128FJ-WE2的6管脚与所述电阻R34的另一端连接后共同接所述ATT7035AU的I管脚，所述存储芯片BR24G128FJ-WE2的5管脚与所述电阻R35的另一端连接后共同接所述ATT7035AU的2管脚，所述电容C15的另一端与所述存储芯片BR24G128FJ-WE2的I管脚、2管脚、3管脚、4管脚、7管脚连接后共同接地。
【文档编号】G01R22/06GK104237630SQ201310243824
【公开日】2014年12月24日 申请日期:2013年6月18日 优先权日:2013年6月18日
【发明者】李春章, 郭永娟 申请人:浙江正泰仪器仪表有限责任公司