扩频通信中二维并行捕获系统的制作方法
【专利摘要】本发明公开了一种扩频通信中二维并行捕获系统：包括检测和校验两部分。检测部分中数据预处理单元将信号下变频、降采样，同时本地码降采样，结果存入缓存I，然后送入部分匹配滤波器进行运算，结果存入缓存II，然后依次送入FFT和非相干累加单元，结果存入缓存III，最后送入峰值搜索单元搜索最大值对应的码相位和多普勒频偏，结果送入校验部分；校验部分中码延时单元和频偏补偿单元根据检测结果分别进行码延时和信号频偏补偿，结果送入累加单元进行相干和非相干累加，然后送入控制单元进行门限判决，超过门限则捕获成功，否则进行下一段捕获，如遍历所有码相位则捕获失败。本发明以流水线方式实现码相位和多普勒频偏的并行捕获，大大提高了捕获效率。
【专利说明】扩频通信中二维并行捕获系统
【技术领域】
[0001]本发明涉及一种扩频通信中的二维并行捕获系统，具体是指一种卫星导航系统中伪码相位与多普勒频偏的二维并行捕获系统。
【背景技术】
[0002]目前的卫星导航系统均采用扩频技术，包括我国的“北斗一号”和“北斗二号”卫星导航系统。由于卫星信号的捕获性能直接决定着接收机的灵敏度及首次定位时间等关键性能，因此扩频信号的快速捕获问题一直国内外研究的热点问题。对于传统的短伪码的捕获方法相对比较成熟，而对于周期长、速率高的P码进行直接捕获计算量非常之大，如仍采用传统的短伪码捕获方法将耗费很长的捕获时间。随着FPGA技术的逐渐成熟，采用全数字的二维并行捕获成为可能。
【发明内容】
[0003]本发明的目的在于提出一种扩频通信中二维并行捕获系统，实现卫星导航系统中伪码相位和多普勒频偏的二维并行捕获，从而解决传统的短伪码捕获方法的低效率问题。
[0004]本发明提出的扩频通信中二维并行捕获系统:包括检测和校验两部分，所述检测部分包括数据预处理单元、缓存1、部分匹配滤波器、缓存I1、FFT、非相干累加单元、缓存III以及峰值搜索单元，所述数据预处理单元将输入的接收信号下变频后降采样，同时本地码降采样，处理后数据存入所述缓存I，存够一次处理数据后送入所述部分匹配滤波器进行并行相干计算，然后将相干结果存入所述缓存II，存够一次处理数据后送入所述FFT计算相干后的频谱，然后送入所述非相干累加单元对频谱值进行非相干累加，非相干累加值存入所述缓存III用于下一轮非相干累加，完成非相干累加后送入所述峰值搜索单元搜索最大值对应的码相位和多普勒频偏，搜索完毕后送入所述校验部分进行校验；所述校验部分包括码延时单元、频偏补偿单元、累加单元以及控制单元，所述码延时单元和所述频偏补偿单元分别根据所述检测单元检测的码相位和多普勒频偏进行码延时及接收信号频偏补偿，处理后的码和信号同时输入所述累加单元进行相干累加和非相干累加，累加结果送入所述控制单元与门限判决，超过门限则捕获成功，否则进行下一段捕获，如遍历所有码相位则捕获失败。
[0005]所述数据预处理单元将接收信号与采用NCO和CORDIC产生的本地载波相乘，生成同向分量I和正交分量Q，然后分别进行降采样，将采样率降为码速率的2倍；同时将本地码进行降采样，将采样率降为码速率的2倍。
[0006]所述缓存1、缓存I1、缓存III均为业内人士所熟知的随机存储器(RAM)。
[0007]所述的部分匹配滤波器是指在在每个相位处，接收信号与本地码相乘后，每L个采样点的数据做累加，将原来的M个采样点的接收数据变为现在的P个采样点数据，其中P=M / L。
[0008]所述FFT实现业内人士所熟知的快速傅里叶变换，并取频域结果的实部与虚部的平方和输出。
[0009]所述非相干累加单元将所述FFT所得的频域值与缓存III中读出的频域值对应相力口，实现非相干累加，累加后的数据再次写入缓存III，用于下一轮相干结果的非相干累加，最后一轮的非相干累加结果直接输出。
[0010]所述峰值搜索单元在所述非相干累加单元输出的结果中搜索最大值,最大值所对应的码相位和多普勒频偏即为本段的搜索结果，将其输出至所述校验部分进行校验。
[0011]所述码延时单元由RAM及读写控制组成，输入本地码有效时依次写入RAM中，RAM写地址依次加1，读地址则为写地址减所述检测结果中的码相位，从而实现码延时所述检测结果中的码相位后输出。
[0012]所述频偏补偿单元将预先设定的载波频率减去多普勒频偏得到补偿后的载波频率，然后根据补偿后的载波频率采用NCO和CORDIC产生本地载波，将本地载波与接收信号相乘，得到补偿后的同向分量I和正交分量Q。
[0013]所述累加单元根据所述控制单元设定的累加起始时刻和结束时刻，将所述码延时单元输出的延时后码与所述频偏补偿单元输出的补偿后信号进行相干累加和非相干累加。
[0014]所述控制单元根据所述检测部分给出的检测结束标志产生所述累加单元所需的累加起始时刻和结束时刻，并在累加结束时刻将所述累加单元的累加结果与设定的校验门限进行比较，超过门限则捕获成功，否则进行下一段捕获，如遍历所有码相位则捕获失败。
【专利附图】
【附图说明】
[0015]图1为本发明的二维并行捕获系统。
[0016]图2为本发明的数据预处理单元。
[0017]图3为本发明的部分匹配滤波器。
[0018]图4为本发明的FFT。
【具体实施方式】
[0019]下面结合实施例对本发明作进一步的详细说明，但本发明的实施方式不限于此。
[0020]本发明在FPGA中实现的二维并行捕获系统如图1所示。包括检测SI和校验S2两部分:检测部分数据预处理单元Sll将输入的接收信号下变频后降采样，同时本地码降采样，处理后数据存入缓存IS12，存够一次处理数据后送入部分匹配滤波器S13进行并行相干计算，然后将相干结果存入缓存IIS14，存够一次处理数据后送入FFT S15计算相干后的频谱，然后送入非相干累加单元S16对频谱值进行非相干累加，非相干累加值存入缓存IIIS17用于下一轮非相干累加，完成非相干累加后送入峰值搜索单元S18搜索最大值对应的码相位和多普勒频偏，搜索完毕后送入校验部分S2进行校验；校验部分码延时单元S21和频偏补偿单元S22分别根据检测单元SI检测的码相位和多普勒频偏进行码延时及接收信号频偏补偿，处理后的码和信号同时输入累加单元S24进行相干累加和非相干累加，累加结果送入控制单元S23与门限判决，超过门限则捕获成功，否则进行下一段捕获，如遍历所有码相位则捕获失败。
[0021]数据预处理单元Sll如图2所示。对接收信号进行下变频，对下变频后的信号及本地码同时进行降采样，将采样率降至码速率的2倍。其中下变频器根据设定的中频频率作为频率控制字通过NCO产生相应的同相载波和正交载波，将接收到的信号与本地载波相乘得到下变频后的同向分量I和正交分量Q，其基本组成单元为I个NC0，I个C0RDIC，2个乘法器。
[0022]部分匹配滤波器S13如图3所示。基本结构的主要组成部分为移位寄存器组、乘法器组和加法器组，它们将耗费大量资源，因而应当一方面保持匹配滤波器快速达到同步的优势，一方面通过改进设计结构，以最大限度降低硬件规模。尽管类似于FIR数字滤波器的结构，但与FIR滤波器不同的是，扩频码寄存器中的系数仅为±1，不需要真正意义上的乘法。伪码寄存器中的系数与采样信号分别相乘，然后将结果逐级往后传递，并进行逐一相加最终得到一个输出结果，这个输出结果的绝对值，反映输入信号与本地扩频码的同步情况。
[0023]FFT S15如图4所示。在输入使能有效时，将输入数据写入当前写计数按位倒序的地址中(即倒序存储)，待写计数为配置的FFT转换点数时，表示一次FFT转换所需数据已满，顺序读出进入第一级蝶形组进行基-2转换，第一级输出作为第二级输入，以此类推，直至最后一级输出。最后一级输出的前半部分的数据直接输出，后半部分数据先存入RAM中，待本次FFT转换完成后，再从RAM中依次将数据输出。至此，本次FFT转换完成。然后取频域结果的实部与虚部的平方和输出。
[0024]非相干累加单元S16中被加数为之前非相干累加和(即前(n-1)次频域相干累加和相加的结果)，加数为第n次频域相干累加和，进行加法运算时扩展符号位(由于频域相干累加和必然非负因此在高位补’ 0’)，得到加法结果后判断是否溢出。当本次非相干累加过程中有溢出，则在本次非相干累加完成后结束本次检测。否则当累加次数达到设定的非相干累加次数时，此次的非相干累加结果结果直接输出。
[0025]峰值搜索单元S18在每次搜索前先初始化当前的最大值为0，然后在非相干累加单元输出的数据有效时，判决当前最大值与当前非相干累加结果的关系，若前者大，则抛弃当前非相干累加结果；否则当前非相干累加结果替换当前最大值，并记录当前最大值对应的码相位及多普勒频偏。一直判决至最后一个非相干累加结果值，然后将记录的最大值对应的码相位及多普勒频偏输出。
[0026]码延时单元S21主要组成部分为RAM及RAM读写控制单元。在输入数据有效时，将数据写入RAM中，写地址自动递增，溢出后返回O。根据检测结果中的码相位值计算出码需要延时的时钟数，然后将当前写地址减去该值作为读RAM地址，将延时后的码从RAM中读出。
[0027]频偏补偿单元S22与数据预处理单元Sll中的下变频基本一致，但是NCO的频率控制字由设定的中频频率减去检测结果中的多普勒频偏得到。
[0028]累加单元S24包括相干累加和非相干累加。根据控制单元设定的累加起始时刻和结束时刻，在比特未翻转时间段内对延时后的码与补偿后信号进行相干累加，在比特可能翻转的段之间将相干累加结果进行非相干累加。
[0029]控制单元S23根据检测部分SI给出的检测结束标志产生累加单元所需的累加起始时刻和结束时刻，并在累加结束时刻将累加单元的累加结果与设定的校验门限进行比较，超过门限则捕获成功，否则进行下一段捕获，如遍历所有码相位则捕获失败。
【权利要求】
1.一种扩频通信中二维并行捕获系统:包括检测和校验两部分， 所述检测部分包括数据预处理单元、缓存1、部分匹配滤波器、缓存I1、FFT、非相干累加单元、缓存III以及峰值搜索单元，所述数据预处理单元将输入的接收信号下变频后降采样，同时本地码降采样，处理后数据存入所述缓存I，存够一次处理数据后送入所述部分匹配滤波器进行并行相干计算，然后将相干结果存入所述缓存II，存够一次处理数据后送入所述FFT计算相干后的频谱，然后送入所述非相干累加单元对频谱值进行非相干累加，非相干累加值存入所述缓存III用于下一轮非相干累加，完成非相干累加后送入所述峰值搜索单元搜索最大值对应的码相位和多普勒频偏，搜索完毕后送入所述校验部分进行校验; 所述校验部分包括码延时单元、频偏补偿单元、累加单元以及控制单元，所述码延时单元和所述频偏补偿单元分别根据所述检测单元检测的码相位和多普勒频偏进行码延时及接收信号频偏补偿，处理后的码和信号同时输入所述累加单元进行相干累加和非相干累力口，累加结果送入所述控制单元与门限判决，超过门限则捕获成功，否则进行下一段捕获，如遍历所有码相位则捕获失败。
2.根据权利要求1所述的扩频通信中二维并行捕获系统，其特征在于:数据预处理单元将接收信号和本地码同时进行降采样，将采样率降低为码速率的2倍，在不影响系统捕获性能的前提先降低了系统的实现复杂度。
3.根据权利要求1和权利要求2所述的扩频通信中二维并行捕获系统，其特征在于:采用部分匹配滤波器实现码与接收信号的相干累加，降低了系统的实现复杂度。所述的部分匹配滤波器是指在在每个相位处，接收信号与本地码相乘后，每L个采样点的数据做累力口，将原来的M个采样点的接收数据变为现在的P个采样点数据，其中P=M / L0
4.根据权利要求1、权利要求2和权利要求3所述的扩频通信中二维并行捕获系统，其特征在于:采用非相干累加提高解扩增益，从而在相同载噪比的信号中提高捕获概率。
5.根据权利要求1、权利要求2、权利要求3和权利要求4所述的扩频通信中二维并行捕获系统，其特征在于:检测完毕后进行校验，在校验中通过对累加结果与校验门限比较确定检测结果的正确性，从而大大降低了捕获虚警率。
【文档编号】G01S19/29GK103499823SQ201310451959
【公开日】2014年1月8日 申请日期:2013年9月29日 优先权日:2013年9月29日
【发明者】韩永占, 吴建强, 朱刚, 王大全, 奚旻 申请人:北京星地恒通信息科技有限公司