一种具有视频播放功能的示波器的制造方法
【专利摘要】本发明公开了一种具有视频播放功能的示波器，包括信号调理电路、ADC采集模块、触发调理电路、FPGA存储模块、MCU控制模块、LCD显示模块、自校正信号补偿模块以及为整个数字存储示波器电路提供工作电压的AC/DC开关电源模块，其特征在于：还包括视频播放模块，所述视频播放模块采用系统集成的方式，在Linux操作系统的底层驱动中将视频播放功能集成到操作系统中。本发明将演示、教育功能集合到示波器中，使示波器不仅具有波形采集和处理能力，并同时具有了实时教程的功能。
【专利说明】一种具有视频播放功能的示波器
[0001]
【技术领域】
[0002]本发明涉及时域信号处理领域，具体涉及一种具有视频播放功能的示波器。
[0003]【背景技术】
[0004]示波器是一种电子测量仪器，在需要观察电路的电压、电流波形及调试、分析、判断电路故障的场合都会用到示波器，示波器可观察相对于时间的瞬时电压，它可显示波形的形状并可测量幅度、频率和相位等参数。示波器和一些适当的传感器配合，还可以观察一些非电量的变化。目前，还没有关于具有视频播放功能的示波器的相关报道。
[0005]
【发明内容】
[0006]本发明克服现有技术存在的不足，所要解决的技术问题为提供一种具有视频播放功能的示波器。
[0007]为了实现上述目的，本发明采用如下技术方案:
一种具有视频播放功能 的示波器，包括信号调理电路1、ADC采集模块2、触发调理电路
3、FPGA存储模块4、MCU控制模块5、IXD显示模块6、自校正信号补偿模块7以及为整个数字存储示波器电路提供工作电压的AC/DC开关电源模块8 ;信号调理电路I与ADC采集模块2相连，ADC采集模块2、触发调理电路3与FPGA存储模块4相连，FPGA存储模块4接MCU控制模块5，MCU控制模块5与LCD显示模块6相连，自校正信号补偿模块7与FPGA存储模块4之间连接有高精度DAC转换模块9，自校正信号补偿模块7的输出与信号调理电路1、触发调理电路3的输入相连，其特征在于:所述具有视频播放功能的示波器还包括视频播放模块10，所述视频播放模块10采用系统集成的方式，在Linux操作系统的底层驱动中将视频播放功能集成到操作系统中。
[0008]进一步的，所述的信号调理电路I包括依次相连的单级衰减模块11、垂直移位模块12和高速宽带VGA放大模块13，所述的单级衰减模块11与示波器的通道输入信号相连，所述的高速宽带VGA放大模块13与所述的ADC采集模块2相连。本发明为双踪数字存储示波器，通道CHl和CH2均为对称通道，垂直偏转系数以1-2-5方式步进，步进范围为2mV飞V(探头XI)，支持探头X1、X10、X20、X50、X100、X1000等方式。被测输入信号通过单级衰减模块、垂直移位模块及高速宽带VGA放大模块进行衰减、平移及放大调理，得到ADC所需要的输入信号。本发明采用单级衰减模块，比采用多级衰减的传统示波器减少更多的PCB布板空间和更少的器件；增益控制设计简捷，且有传统示波器无法比拟的任意增益大小配置及增益大小连续调节能力；具极其理想的频率响应特性；具有传统示波器无法想象的小信号全带宽测试能力及自校正参数硬件修正能力。信号调理电路中的放大电路采用了高速带宽VGA放大模块，与传统示波器采用多级高速运放放大器和机械控制开关实现放大相比，实现更简捷，体积更小巧，成本更低廉。
[0009]进一步的，所述的ADC采集模块2为1GS/S采集速度、8通道、125MSa/S低速低成本的8分相ADC采集模块，所述的FPGA存储模块4上连接的有源晶振采41用低抖动有源晶振。利用大规模FPGA存储模块，设计出本公司独有的硬件去抖算法，使测量高频信号时得到与低频一样的视觉抖动效果。采用低抖动有源晶振作为分相时钟，大大减小因时钟抖动而引起的分相时钟抖动，减小ADC采集因分相产生的采集错误。采用独特的多分相技术设计出高采样率示波器，大大降低示波器设计成本。
[0010]进一步的，所述的触发调理电路3包括依次相连的触发选择电路31、抑制选择电路32、高频抑制电路33及触发脉冲整形电路34，所述的抑制选择电路32上连接有视频同步分离电路35，视频同步分离电路35输出同步脉冲信号给所述的FPGA存储模块4，所述的触发脉冲整形电路34上还连接有噪声抑制电路36，触发脉冲整形电路34输出触发脉冲信号给所述的FPGA存储模块4。本发明的示波器电路支持多种触发类型，包括:边沿、脉冲、视频、斜率、交替、超时等。支持多种触发信源选择。触发脉冲是通过高速比较器对触发输入信号整形得到的，噪声抑制等耦合方式。支持多种触发信源选择。触发脉冲是通过高速比较器对触发输入信号整形得到的，噪声抑制是通过调节高速比较器的迟滞电压实现的。各种触发耦合方式时均具有良好的频率响应；用户自己可通过升级示波器程序改变触发灵敏度，真正做到用户自己配置示波器部分的性能指标；通过电压控制高速比较器的迟滞电压，方便设计噪声抑制；具有良好的高、低频小信号的触发能力；可方便实现快速触发电路校正功能。本发明的触发调理电路具有简捷的触发系统结构，电路调试简捷，采用市场上的通过器件设计，具有良好的性能指标。
[0011]进一步的，所述的FPGA存储模块4上连接有一个容量为2MB的SDRAM模块42，两者之间采用32位并行通信。
[0012]进一步的，所述的MCU控制模块5上连接有两个容量为32MB的SDRAM模块、一个USB主接口及一个USB从接口，所述的MCU控制模块5集成有USB主、从控制电路分别连接所述的USB主、从接口，所述的MCU控制模块5和所述的FPGA存储模块4间采用宽数据32位并行通信。本示波器电路的数据处理及控制模块采用通用的消费类电子MCU控制模块(ARM9)进行设计，其成本低廉，接口丰富。采用两片容量为32MB的SDRAM存储器，大大降低硬件设计成本，并能够轻松运行Linux操作系统，从而加快软件的开发周期。USB主、从控制电路集成于MCU控制模块内，USB主、从接口设计简单，打破传统示波器外加USB主、从控制器的设计方法，从而降低成本、减少PCB板布板面积，大大提高USB通信性能。MCU控制模块与FPGA存储模块间采用宽数据32位并行通信，大大提高波形数据搬运速度，提高波形捕获率。两片SDRAM设计，提高数据处理速度，大大提高波形刷新率，打破传统示波器使用单片SDRAM设计方法。利用USB主接口进行U盘升级，可以适时对示波器进行一切软件、部分硬件功能的升级，不需要将示波器邮寄返回厂家，浪费资金和时间，真正做到用户对自己心爱的示波器DIY，打破传统示波器无法升级的尴尬。
[0013]进一步的，MCU控制模块5和IXD显示模块6之间连接有对比度调节模块51和去闪烁模块52。增加去闪烁模块，使示波器在开机过程中无异常画面，避免原有示波器开机界面存在严重闪烁现象。[0014]进一步的，所述的IXD显示模块6采用7”真彩TFT屏。在示波器的波形显示区中，垂直方向用于显示被测信号的幅度，水平方向上则显示被测信号取样值之间的时间关系。显示器的水平分辨率越高，可以同时显示的取样点就越多，可观察到的波形范围就越广，使用者就越容易捕捉到被测信号的异常。波形需要使用者用眼睛去观察，最符合人眼视觉的长和宽比是16:10，因此，用作示波器的显示屏除了应具有尽量高的分辨率外，其长和宽的比应尽量接近16:10。目前，数字存储示波器通常采用长宽比为4:3、分辨率为640X480的低分辨率普通液晶屏，属于常规屏，不能达到上述的技术要求。采用7”真彩TFT屏，打破传统示波器使用5.7”液晶屏的习惯，电路接口简单，而且7”真彩TFT屏在水平方向上总共可以显示640个像素点，能够在显示屏上一次显示更多的波形细节和更宽的波形，符合人眼视觉习惯，使使用者更容易捕捉到被测信号中的异常，显示更加清晰，提高观察效果，可大大增加屏幕显示的波形信息。
[0015]本发明的有益效果是:将演示、教育功能集合到示波器中，使示波器不仅具有波形采集和处理能力，并同时具有了实时教程的功能。同时，视频播放模块采用系统集成的方式，在Linux操作系统的底层驱动中将视频播放功能集成到操作系统中，使其与示波器的运行形成一个同一的整体，这样的好处一是便于更改视频模式，二是便于提高视频播放的流畅度，三是在系统的底层对视频播放器进行集成，在客户更换时仅需要更换视频即可，便于扩展其它视频教程。
[0016]
【专利附图】
【附图说明】
[0017]下面结合附图和【具体实施方式】对本发明作详细阐述:
图1为本发明的示波器的一种电路原理框图；
图2为本发明中信号调理电路的一种电路原理框图；
图3为本发明中触发调理电路的一种电路原理框图。
[0018]
【具体实施方式】
[0019]下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。
[0020]实施例1:
如图1所示，本实施例的具有视频播放功能的示波器，包括信号调理电路1、ADC采集模块2、触发调理电路3、FPGA存储模块4、MCU控制模块5、IXD显示模块6、自校正信号补偿模块7以及为整个数字存储示波器电路提供工作电压的AC/DC开关电源模块8 ;信号调理电路I有两个，其输入信号分别由通道1、通道2输入，两个信号调理电路I的输出均与ADC采集模块2相连，ADC采集模块2与FPGA存储模块4相连，它们之间进行8通道数据传输，ADC采集模块2采用1GS/S采集速度、8通道、125MSa/S低速低成本的8分相ADC采集模块，FPGA存储模块4上连接有有源晶振41、SRAM模块42及高精度DAC转换模块9，该有源晶振41采用低抖动有源晶振，高精度DAC转换模块9输出的电平调节信号分别给两个信号调理电路I和一个触发调理电路3，高精度DAC转换模块9还有一个输出端与自校正信号补偿模块7的输入端相连。FPGA存储模块4又接MCU控制模块5，两者之间采用宽数据32位并行通信。MCU控制模块5上连接有两个容量为32MB的的SDRAM模块、一个USB主接口、一个USB从接口、一个IXD显示模块6以及一个FLASH模块、一个无源晶振、一个E2PR0M模块。MCU控制模块5集成有USB主、从控制电路，USB主、从控制电路分别于USB主、从接口相连。MCU控制模块5和IXD显示模块6之间还连接有对比度调节模块51和去闪烁模块52。本实施例中，IXD显示模块采用7”真彩TFT屏，该屏有65536色，分辨率为840X680。
[0021]在本实施例中，示波器还包括视频播放模块10，视频播放模块采用最新的视频播放方案，将演示、教育功能集合到示波器中，使示波器不仅具有波形采集和处理能力，并同时具有了实时教程的功能。所述视频播放模块10采用系统集成的方式，在Linux操作系统的底层驱动中将视频播放模块10集成到操作系统中，使其与示波器的运行形成一个统一的整体，这样的好处一是便于更改视频模式，二是便于提高视频播放的流畅度，三是在系统的底层对视频播放器进行集成，在客户更换时仅需要更换视频即可，便于扩展其它视频教程。同时示波器选择的LCD显示模块6为7”真彩TFT屏，更是将真彩的显示效果首次带到示波器领域，并增加了显示屏上视频的细腻度和清晰度。
[0022]如图2所示，信号调理电路包括依次相连的单级衰减模块11、垂直移位模块12和高速宽带VGA放大模块13，单级衰减模块11与示波器的通道输入信号相连，高速宽带VGA放大模块13与所述的ADC采集模块2相连。同时，高速宽带VGA放大模块13的输出也与触发调理电路相连3，触发调理电路3的输出与FPGA存储模块4相连。
[0023]如图3所示，触发调理电路3包括依次相连的触发选择电路31、抑制选择电路32、高频抑制电路33及触发脉冲整形电路34，抑制选择电路32上连接有视频同步分离电路35，视频同步分离电路35输出同步脉冲信号给FPGA存储模块4，触发脉冲整形电路34上还连接有噪声抑制电路36，触发脉冲整形电路34输出触发脉冲信号给FPGA存储模块4。
【权利要求】
1.一种具有视频播放功能的示波器，包括信号调理电路(1)、ADC采集模块(2)、触发调理电路(3 )、FPGA存储模块(4 )、MCU控制模块(5 )、IXD显示模块(6 )、自校正信号补偿模块(7)以及为整个数字存储示波器电路提供工作电压的AC/DC开关电源模块(8);信号调理电路(I)与ADC采集模块(2 )相连，ADC采集模块(2 )、触发调理电路(3 )与FPGA存储模块(4 )相连，FPGA存储模块(4 )接MCU控制模块(5 )，MCU控制模块(5 )与IXD显示模块(6 )相连，自校正信号补偿模块(7)与FPGA存储模块(4)之间连接有高精度DAC转换模块(9)，自校正信号补偿模块(7)的输出与信号调理电路(I)、触发调理电路(3)的输入相连，其特征在于:所述具有视频播放功能的示波器还包括视频播放模块(10)，所述视频播放模块(10)采用系统集成的方式，在Linux操作系统的底层驱动中将视频播放功能集成到操作系统中。
2.根据权利要求1所述的具有视频播放功能的示波器，其特征在于:所述的信号调理电路(I)包括依次相连的单级衰减模块(11 )、垂直移位模块(12)和高速宽带VGA放大模块(13)，所述的单级衰减模块(11)与示波器的通道输入信号相连，所述的高速宽带VGA放大模块(13 )与所述的ADC采集模块(2 )相连。
3.根据权利要求1所述的具有视频播放功能的示波器，其特征在于:所述的ADC采集模块(2)为1GS/S采集速度、8通道、125MSa/S低速低成本的8分相ADC采集模块，所述的FPGA存储模块(4)上连接的有源晶振(41)采用低抖动有源晶振。
4.根据权利要求1所述的具有视频播放功能的示波器，其特征在于:所述的触发调理电路(3)包括依次相连的触发选择电路(31)、抑制选择电路(32)、高频抑制电路(33)及触发脉冲整形电路(34)，所述的抑制选择电路(32)上连接有视频同步分离电路(35)，视频同步分离电路(35)输出同步脉冲信号给所述的FPGA存储模块(4)，所述的触发脉冲整形电路 (34)上还连接有噪声抑制电路(36)，触发脉冲整形电路(34)输出触发脉冲信号给所述的FPGA存储模块(4)。
5.根据权利要求1所述的具有视频播放功能的示波器，其特征在于:所述的FPGA存储模块(4)上连接有一个容量为2MB的SDRAM模块(42)，两者之间采用32位并行通信。
6.根据权利要求1所述的具有视频播放功能的示波器，其特征在于:所述的MCU控制模块(5)上连接有两个容量为32MB的SDRAM模块、一个USB主接口及一个USB从接口，所述的MCU控制模块(5)集成有USB主、从控制电路分别连接所述的USB主、从接口，所述的MCU控制模块(5)和所述的FPGA存储模块(4)间采用宽数据32位并行通信。
7.根据权利要求1至6中任一项所述的具有视频播放功能的示波器，其特征在于:MCU控制模块(5)和IXD显示模块(6)之间连接有对比度调节模块(51)和去闪烁模块(52)。
8.根据权利要求1所述的具有视频播放功能的示波器，其特征在于:所述的LCD显示模块(6)采用7”真彩TFT屏。
【文档编号】G01R13/02GK103604967SQ201310618266
【公开日】2014年2月26日 申请日期:2013年11月29日 优先权日:2013年11月29日
【发明者】郝春华 申请人:青岛汉泰电子有限公司