基于fpga芯片的多通道激光回波时间测量系统的制作方法
【专利摘要】基于FPGA芯片的多通道激光回波时间测量系统，涉及光电测量领域，解决了现有采用单点探测器无法达到多通道数、高精度、宽测量范围、快速测量等要求的问题，该系统包括阵列探测器，用于将接收的激光回波信号转换为弱电流信号；与阵列探测器像元个数相等的多个前置放大器，用于将弱电流信号放大为电压信号；与前置放大器个数相等的多个阈值比较器，用于比较电压信号和参考电压，产生用于标记激光回波信号的计时停止脉冲信号；具有与阈值比较器个数相等的多个通道的FPGA芯片，用于测量接收的计时停止脉冲信号与计时开始脉冲信号之间的时间差，得到脉冲飞行时间。本发明通过多通道信号处理，实现阵列信号的高精度、宽范围、高速测量。
【专利说明】基于FPGA芯片的多通道激光回波时间测量系统
【技术领域】
[0001]本发明涉及光电测量【技术领域】，具体涉及一种基于FPGA芯片的多通道激光回波时间测量系统。
【背景技术】
[0002]阵列式激光三维成像采用阵列探测器，同时对目标进行多点采样，具有测量数据率高、测量速度快的优点，可以避免采用单点探测器时由于扫描引起的目标畸变，更好的保持目标的结构特征。目前，单点探测器的信号处理技术较为成熟，采用模拟法、数字法等多种方法，可以获得高精度的目标距离信息。但是在阵列探测时，由于探测器像元数急剧增力口，将单点探测器的信号处理过程进行简单复制将大大提高系统体积、功耗、成本等，在大规模阵列应用中将变得非常不现实。在阵列探测器信号处理过程中，对各个像元的脉冲飞行时间测量是阵列激光三维成像的核心与难点技术，涉及测量的通道数、测量精度、测量时间范围、测量速度等多个方面，但是，现有采用单点探测器的测量方式与手段无法达到多通道数、高精度、宽测量范围、快速测量等要求。
【发明内容】
[0003]为了解决现有采用单点探测器无法达到多通道数、高精度、宽测量范围、快速测量等要求的问题，本发明提供一种基于FPGA芯片的多通道激光回波时间测量系统。
[0004]本发明为解决技术问题所采用的技术方案如下:
[0005]基于FPGA芯片的多通道激光回波时间测量系统，包括:
[0006]阵列探测器，用于将接收的激光回波信号转换为弱电流信号；
[0007]与阵列探测器像元个数相等的多个前置放大器，用于将弱电流信号放大为电压信号;
[0008]与前置放大器个数相等的多个阈值比较器，用于比较电压信号和参考电压，产生用于标记激光回波信号的计时停止脉冲信号；
[0009]具有与阈值比较器个数相等的多个通道的FPGA芯片，用于测量接收的计时停止脉冲信号与计时开始脉冲信号之间的时间差，得到脉冲飞行时间。
[0010]所述FPGA芯片包括:
[0011]与阈值比较器个数相等的多个完全一致的时间数字转换器，用于检测阈值比较器输出的计时停止脉冲信号的变化，计时停止脉冲信号发生变化的时刻对应激光回波信号时间；
[0012]软核处理器，用于采集所有时间数字转换器输出的计时数据，并打包成UDP数据包，利用软件MAC或者硬件MAC进行处理；
[0013]与以太网相连的RJ45接口，用于将UDP数据包发送到网络上进行后续处理。
[0014]所述时间数字转换器包括:
[0015]锁相环，用于将板上晶振的时钟信号调整为具有均匀相位差的多个高频时钟信号;
[0016]多个计数器，以锁相环产生的具有均匀相位差的高频时钟信号作为计数时钟进行计时；
[0017]加法器，用于将多个计数器的计数时钟相加得到计时数据。
[0018]所述阵列探测器采用线阵列探测器、面阵列探测器或者采用多个单点探测器联用形式。
[0019]所述前置放大器采用ADI公司的型号为AD8015的跨阻放大器。
[0020]所述阈值比较器采用型号为ADCMP604的高速比较器，其参考电压大小可以根据环境光强弱进行调节。
[0021]所述FPGA芯片作为系统的计时处理器，采用Xilinx公司的Virtex_5。
[0022]本发明的有益效果是:本发明的一种利用FPGA芯片实现阵列探测器高分辨率回波到达时间测量系统，采用阵列探测器和FPGA处理器，利用多相位时钟驱动多个计数器对同一时间间隔进行测量，具有简便、资源占用率低、无需后续校准与检验、可扩展性好、分辨率可在线编程等多种优点，可以应用于阵列探测器的后续信号处理，在荧光成像、高精度的激光三维成像等领域有极大应用前景，本发明可以独立的测量阵列探测器输出信号到达时间。
【专利附图】
【附图说明】
[0023]图1为本发明的基于FPGA芯片的多通道激光回波时间测量系统的结构组成示意图；
[0024]图2为FPGA芯片的内部结构示意图；
[0025]图3为64路完全一致的时间数字转换器(TDC)中的I路时间数字转换器的结构示意图；
[0026]图4为多时钟计时原理示意图。
【具体实施方式】
[0027]以下结合附图对本发明作进一步详细说明。
[0028]如图1所示，本发明的基于FPGA芯片的多通道激光回波时间测量系统，主要由阵列探测器、多个前置放大器、多个阈值比较器和FPGA芯片组成，阵列探测器分别与多个前置放大器通过电缆线或者导线相连，阵列探测器的每个像元分别对应一个前置放大器，多个前置放大器分别与多个阈值比较器通过电缆线或者导线相连，每个前置放大器分别对应一个阈值比较器，多个阈值比较器均与FPGA芯片通过电缆线或者导线相连，阵列探测器的像元个数、前置放大器的个数和阈值比较器的个数相等，设为N (N> I)。
[0029]本实施方式中，阵列探测器包含N (N > I)个像元，根据所需探测的激光波段，选择对应合适的阵列探测器；阵列探测器工作于线性模式，其输出信号的强度与入射光的强度成正比例关系，输出信号的形式为电流或者电压；阵列探测器具备内部增益功能，增益大小与外加偏压大小相关。
[0030]本实施方式中，阵列探测器采用线阵列探测器、面阵列探测器或者采用多个单点探测器联用形式。[0031]本实施方式中，阵列探测器接将收到的外部的激光回波信号转换为弱电流信号分别传输给多个前置放大器，阵列探测器输出的弱电流信号强度与激光回波信号强度成正比例关系。
[0032]本实施方式中，由于阵列探测器输出的弱电流信号极弱，需要经过前置放大器放大后，方可与阈值比较器的阈值即参考电压进行比较。
[0033]本实施方式中，前置放大器采用跨阻放大器，具体采用ADI公司型号为AD8015的专用跨阻放大器，可以在较高的增益条件下实现较大的信号带宽，保证探测信号的上升时间，此上升时间的抖动将影响系统的最终距离测量的分辨率和精度。
[0034]本实施方式中，多个前置放大器对接收到的阵列探测器输出的弱电流信号分别进行放大作用，并将其转换为电压信号分别传输给对应的阈值比较器，经过前置放大器放大后的电压信号可以达到与阈值比较器的阈值相比的水平。
[0035]本实施方式中，多个阈值比较器分别接收经过前置放大器放大后的电压信号，并将该电压信号与阈值即参考电压进行比较，确定是否有激光回波信号产生，如果阈值比较器检测到有激光回波信号产生时，则产生用于标记激光回波信号时刻的数字脉冲信号即计时停止脉冲信号传输给FPGA芯片。
[0036]本实施方式中，阈值比较器采用高速比较器，具体采用型号为ADCMP604的高速比较器，其阈值即参考电压大小可以根据环境光强弱进行调节，电压幅度与所选用的FPGA芯片相匹配，可采用CMOS/LVTTL/LVDS等电平标准。
[0037]本实施方式中，采用Xilinx公司的Virtex_5FPGA芯片作为系统的计时处理器，自身具有丰富的逻辑资源和输入输出接口，具有可编程性和多通道处理能力，在不更改硬件设计的条件下，仍可对系统的计时精度等参数进行进一步的软件调整，具有极大的灵活性。
[0038]本实施方式中，FPGA芯片片内具有与阵列探测器的像元个数、前置放大器的个数和阈值比较器的个数相等的的N (N> I)个通道，每个通道可以产生M (M>1)个具有相同相位差(2 π /M)的高频时钟，每个高频时钟采用I个计数器进行计时，各通道功能与结构完全一致，所有通道共用一个计时开始脉冲信号。
[0039]本实施方式中，FPGA芯片片内的N个通道分别接收对应的阈值比较器产生的计时停止脉冲信号，计时开始脉冲信号由外部传输给FPGA芯片，利用FPGA芯片片内的MXN (N> 1，M>1)个具有等相位差的高频时钟以及MXN个计数器测量该计时停止脉冲信号与计时开始脉冲信号之间的时间差即脉冲飞行时间，在有限的时钟频率下，可以获得极高的计时精度，提高了系统距离测量的分辨率和精度。
[0040]本实施方式中，FPGA芯片片内包含有N (N > I)个完全一致的时间数字转换器(TDC)和软核处理器，N个完全一致的时间数字转换器用于检测N个阈值比较器输出的N路计时停止脉冲信号的变化，计时停止脉冲信号发生变化的时刻对应激光回波信号时间，软核处理器用于采集N个时间数字转换器输出的计时数据，并打包成UDP数据包，利用软核处理器中的软件MAC或者硬件MAC进行处理并通过RJ45接口与以太网相连，将UDP数据包发送到网络上，进行后续的信号处理求取脉冲飞行时间。
[0041]本实施方式中，I个时间数字转换器(复位信号未标注)由锁相环(PLL)、M (M >I)个计数器和加法器组成，锁相环用于将板上晶振的时钟信号调整为所需要的高频时钟信号，板上晶振的时钟信号的频率为50MHz，M路高频时钟信号相互间的相位差为2 π /M，M路高频时钟信号相位差均匀分布，高频时钟信号的频率为f，则每个通道的M路时钟信号的相对延时为f/M，该高频时钟信号作为计数器的计数时钟，计时开始脉冲信号由激光发射时的采样信号确定，N路计时停止脉冲信号为N个阈值比较器的输出信号，通过加法器将M个计数器的计数时钟相加，得到计时数据，即计数值之和C，则一个通道的脉冲飞行时间为:t=C/f/M，其他通道的脉冲飞行时间与上述相同。
[0042]由于计数器的计数时钟跳变仅在时钟的上升沿运动，因此若采用单一时钟，则对于小于时钟时间间隔的事件将无法测量，本发明采用多路时钟延时，在时钟时间间隔内插入多个时钟上升沿，从而可以实现超过时钟频率的计时精度。
[0043]假设N=64，M=4，则阵列探测器包含有64个像元，系统中包含有64个前置放大器和64个阈值比较器，FPGA芯片片内包含有64个时间数字转换器(TDC);如图2所示，stop I?64为64个阈值比较器输出的64路计时停止脉冲信号,TDCchl?64为64个完全一致的时间数字转换器(TDC)，软核处理器用于采集64个时间数字转换器输出的计时数据通过网络发送给上位机；如图3所示，每个通道产生4个具有相同相位差(90° )的高频时钟，4个高频时钟采用4个计数器进行计时，则每个通道采用4个计数器进行计时，64个通道共有256个计数器计时；锁相环将频率为50MHz的板上晶振的时钟信号调整为频率为250MHz的高频时钟信号，4路高频时钟信号相互间的相位相差为90°，相位差均匀分布，其他3路相对于第I路来说每路依次延迟为90°，180° ,270°，250MHz高频时钟时，各时钟依次延迟时间为1ns，4路250MHz高频时钟总计时时间为计数值之和X 1ns，设锁相环(PLL)输出的高频时钟为4个，则对应4个计数器，计数时钟频率为250MHz，计数值之和为C，则脉冲飞行时间为:t=C/250/4o
[0044]如图4所示，开始与结束间实际时间间隔为6.75个时钟，而4个计数器的计数值总和为27，考虑到等效时钟乘4，对应的精密时钟个数应为27/4=6.75，其精度远高于单时
钟测量结果。
【权利要求】
1.基于FPGA芯片的多通道激光回波时间测量系统，其特征在于，包括: 阵列探测器，用于将接收的激光回波信号转换为弱电流信号； 与阵列探测器像元个数相等的多个前置放大器，用于将弱电流信号放大为电压信号；与前置放大器个数相等的多个阈值比较器，用于比较电压信号和参考电压，产生用于标记激光回波信号的计时停止脉冲信号； 具有与阈值比较器个数相等的多个通道的FPGA芯片，用于测量接收的计时停止脉冲信号与计时开始脉冲信号之间的时间差，得到脉冲飞行时间。
2.根据权利要求1所述的基于FPGA芯片的多通道激光回波时间测量系统，其特征在于，所述FPGA芯片包括: 与阈值比较器个数相等的多个完全一致的时间数字转换器，用于检测阈值比较器输出的计时停止脉冲信号的变化，计时停止脉冲信号发生变化的时刻对应激光回波信号时间；软核处理器，用于采集所有时间数字转换器输出的计时数据，并打包成UDP数据包，利用软件MAC或者硬件MAC进行处理； 与以太网相连的RJ45接口，用于将UDP数据包发送到网络上进行后续处理。
3.根据权利要求2所述的基于FPGA芯片的多通道激光回波时间测量系统，其特征在于，所述时间数字转换器包括: 锁相环，用于将板上晶振的时钟信号调整为具有均匀相位差的多个高频时钟信号； 多个计数器，以锁相环产生的具有均匀相位差的高频时钟信号作为计数时钟进行计时； 加法器，用于将多个计数器的计数时钟相加得到计时数据。
4.根据权利要求1所述的基于FPGA芯片的多通道激光回波时间测量系统，其特征在于，所述阵列探测器采用线阵列探测器、面阵列探测器或者采用多个单点探测器联用形式。
5.根据权利要求1所述的基于FPGA芯片的多通道激光回波时间测量系统，其特征在于，所述前置放大器采用ADI公司型号为AD8015的跨阻放大器。
6.根据权利要求1所述的基于FPGA芯片的多通道激光回波时间测量系统，其特征在于，所述阈值比较器采用型号为ADCMP604的高速比较器，其参考电压大小可以根据环境光强弱进行调节。
7.根据权利要求1所述的基于FPGA芯片的多通道激光回波时间测量系统，其特征在于，所述FPGA芯片作为系统的计时处理器，采用Xilinx公司的Virtex_5。
【文档编号】G01S7/487GK103698770SQ201310671323
【公开日】2014年4月2日 申请日期:2013年12月11日 优先权日:2013年12月11日
【发明者】王飞, 王挺峰, 王化龙, 郭劲 申请人:中国科学院长春光学精密机械与物理研究所