辐射探测电路的制作方法
【专利摘要】本发明提供了一种辐射探测电路，包括：差分放大器模块，包括共模支路和差模支路，共模支路和差模支路分别含有用于分别感测待测辐射的第一PMOS晶体管和第二PMOS晶体管，共模支路的共模输出与差模支路的差模输出的差反映所述待测辐射的大小；电流控制模块，用于在维持流经共模支路和差模支路的总电流不变的情况下，控制流经共模支路和差模支路的各自的电流。本发明有效地减小了环境噪声对辐射测量结果的影响，显著提高了测量结果的准确性和系统的稳定性。
【专利说明】辐射探测电路
【技术领域】
[0001] 本发明涉及半导体【技术领域】，尤其涉及辐射探测电路。
【背景技术】
[0002] 在太空中，很多电子设备都会暴露在一定的辐射环境下。为了保证这些电子设备 的可靠性，对总剂量辐射的检测很有必要。因为一旦辐射总剂量超过某一额度，就会导致电 子系统的失效。
[0003]PMOS总剂量辐射探测器主要包括由特定工艺制成的辐射敏感场效应晶体管。由于 辐射后产生的氧化物陷阱与界面陷阱电荷使得MOSFET阈值电压发生漂移。通过标定阈值 电压漂移量与辐照剂量的关系，测出阈值电压漂移量得到辐射剂量的大小。一般说来，NMOS 辐射后，氧化物陷阱电荷使其阈值电压发生负向漂移，但是界面电荷使其阈值电压发生正 向漂移；PMOS辐射后产生的氧化物陷阱电荷和界面电荷都使得其阈值电压负向漂移，因此 大部分的总剂量辐射探测电路一般采用PMOS场效应晶体管作为总剂量辐射探测器。
[0004] 由上述原理可知，可以根据pMOS晶体管阈值电压产生的变化设计出电路，使之能 够反映出所受总剂量辐射环境的大小。如图1所示，为现有技术的探测电路示意图，该读出 电路由四个主要的模块构成，能够将模拟信号转化为数字信号输出。
[0005] 但是，在现有技术中，当外界温度环境发生变化时，会影响PMOS晶体管的输出，环 境噪声对现有的辐射探测电路的影响较大，影响测量的稳定性。
【发明内容】
[0006] 本发明的一个目的是，提高辐射探测电路对于环境噪声影响的抵抗能力，提高测 量稳定性。
[0007] 针对上述问题，本发明提供了一种辐射探测电路，包括：差分放大器模块，包括共 模支路和差模支路，共模支路和差模支路分别含有用于分别感测待测辐射的第一PMOS晶 体管和第二PMOS晶体管，共模支路的共模输出与差模支路的差模输出的差反映所述待测 辐射的大小；电流控制模块，用于在维持流经共模支路和差模支路的总电流不变的情况下， 控制流经共模支路和差模支路的各自的电流。
[0008] 可选地，电流控制模块包括恒定电流源和第一、第二电压源。
[0009] 可选地，所述共模支路还包括第一NMOS晶体管，第一PMOS晶体管的源极接电源电 压，第一NMOS晶体管的源极连接恒定电流源，第一PMOS晶体管和第一NMOS晶体管的漏极 相连作为共模支路的共模输出，第一PMOS晶体管的栅极与其漏极相连，第一NMOS晶体管的 栅极与第一电压源的正极相连，第一电压源的负极接地。
[0010] 可选地，所述差模支路还包括第二NMOS晶体管，第二PMOS晶体管的源极接电源电 压，第二NMOS晶体管的源极连接恒定电流源，第二PMOS晶体管和第二NMOS晶体管的漏极 相连作为差模支路的差模输出，第二PMOS晶体管的栅极与其漏极相连，第二NMOS晶体管的 栅极与第二电压源的正极相连，第二电压源的负极接地。
[0011] 可选地，第一、第二电压源电压可变。
[0012] 可选地，第一PMOS晶体管和第二PMOS晶体管的配置完全一致，第一NMOS晶体管 和第二NMOS晶体管的配置完全一致。
[0013] 可选地，所述第一、第二PMOS晶体管工作于饱和区。
[0014] 本发明提出一种简单的辐射探测电路，它采用共模支路和差模支路，共模支路的 PMOS管和差模支路的PMOS管同时感测待测辐射，并取两个支路的差来反映待测辐射的大 小。当系统受到外界干扰时，差模支路和共模支路会产生同方向的变化，二者之间的差中就 消除了外界干扰的影响，提高了辐射探测电路对于环境噪声影响的抵抗能力，提高了测量 稳定性。
【专利附图】
【附图说明】
[0015] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它 特征、目的和优点将会变得更明显。
[0016] 图1为现有技术的辐射探测电路示意图；
[0017] 图2根据本发明的实施例的辐射探测电路的结构图。
【具体实施方式】
[0018] 下面详细描述本发明的实施例。
[0019] 所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类 似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅 用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或 例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设 置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。
[0020] 本发明提供了一种抵抗共模噪声的PMOS辐射探测电路。下面，将通过本发明的一 个实施例对图2所示的PMOS辐射探测电路进行具体描述。如图2所示，本发明所提供的 PMOS辐射探测电路包括以下结构：
[0021] 差分放大器模块，包括共模支路和差模支路，共模支路和差模支路分别含有用于 分别感测待测辐射的第一PMOS晶体管M3和第二PMOS晶体管M4,共模支路的共模输出与差 模支路的差模输出的差反映所述待测辐射的大小；电流控制模块，用于在维持流经共模支 路和差模支路的总电流不变的情况下，控制流经共模支路和差模支路的各自的电流。
[0022] 可选地，电流控制模块包括恒定电流源Iss和第一、第二电压源Vinl和Vin2。
[0023] 可选地，所述共模支路还包括第一NMOS晶体管Ml，第一PMOS晶体管M3的源极接 电源电压，第一NMOS晶体管Ml的源极连接恒定电流源，第一PMOS晶体管M3和第一NMOS 晶体管Ml的漏极相连作为共模支路的共模输出，第一PMOS晶体管M3的栅极与其漏极相 连，第一NMOS晶体管Ml的栅极与第一电压源的正极相连，第一电压源的负极接地。
[0024] 可选地，所述差模支路还包括第二NMOS晶体管M2,第二PMOS晶体管M4的源极接 电源电压，第二NMOS晶体管M2的源极连接恒定电流源，第二PMOS晶体管M4和第二NMOS晶 体管M2的漏极相连作为差模支路的差模输出，第二PMOS晶体管M4的栅极与其漏极相连， 第二NMOS晶体管M2的栅极与第二电压源的正极相连，第二电压源的负极接地。
[0025] 可选地，第一、第二电压源电压可变。
[0026] 可选地，第一PMOS晶体管M3和第二PMOS晶体管M4的配置完全一致，第一NMOS 晶体管Ml和第二NMOS晶体管M2的配置完全一致。
[0027] 所述第一、第二PMOS晶体管M3、M4工作于饱和区。
[0028] 下面对电路的工作原理进行具体介绍。
[0029] 由于辐射后产生的氧化物陷阱与界面陷阱电荷使得MOSFET阈值电压发生漂移。 通过标定阈值电压漂移量与辐照剂量的关系，测出阈值电压漂移量得到辐射剂量的大小。 一般说来，NMOS辐射后，氧化物陷阱电荷使其阈值电压发生负向漂移，但是界面电荷使其阈 值电压发生正向漂移；PMOS辐射后产生的氧化物陷阱电荷和界面电荷都使得其阈值电压 负向漂移，这就是一般采用PMOS场效应晶体管作为总剂量辐射探测器的原因。
[0030] 辐射后，第一PMOS晶体管M3和第二PMOS晶体管M4各自感测该辐射。对于M3和 M4中的任一个，由于其工作在饱和区，处于饱和区的PMOS的阈值电压受辐射后产生负向漂 移，根据PMOS晶体管饱和区的电流公式：
[0031] 根据PMOS晶体管饱和区的电流公式：
[0032]
【权利要求】
1. 一种福射探测电路，包括： 差分放大器模块，包括共模支路和差模支路，共模支路和差模支路分别含有用于分别 感测待测福射的第一PMOS晶体管（M3)和第二PMOS晶体管（M4)，共模支路的共模输出与差 模支路的差模输出的差反映所述待测福射的大小； 电流控制模块，用于在维持流经共模支路和差模支路的总电流不变的情况下，控制流 经共模支路和差模支路的各自的电流。
2. 根据权利要求1所述的福射探测电路，其特征在于，电流控制模块包括恒定电流源 和第一、第二电压源。
3. 根据权利要求1所述的福射探测电路，其特征在于，所述共模支路还包括第一 NMOS 晶体管（Ml)，第一 PMOS晶体管（M3)的源极接电源电压，第一 NMOS晶体管（Ml)的源极连接 恒定电流源，第一 PMOS晶体管（M3)和第一 NM0S晶体管（Ml)的漏极相连作为共模支路的 共模输出，第一 PMOS晶体管（M3)的栅极与其漏极相连，第一 NMOS晶体管（Ml)的栅极与第 一电压源的正极相连，第一电压源的负极接地。
4. 根据权利要求1所述的福射探测电路，其特征在于，所述差模支路还包括第二NMOS 晶体管（M2)，第二PMOS晶体管（M4)的源极接电源电压，第二NMOS晶体管（M。的源极连接 恒定电流源，第二PMOS晶体管（M4)和第二NMOS晶体管（M2)的漏极相连作为差模支路的 差模输出，第二PMOS晶体管（M4)的栅极与其漏极相连，第二NMOS晶体管（M2)的栅极与第 二电压源的正极相连，第二电压源的负极接地。
5. 根据权利要求1所述的福射探测电路，其特征在于，第一、第二电压源电压可变。
6. 根据权利要求1至5中的任何一项所述的福射探测电路，其特征在于，第一 PMOS晶 体管（M3)和第二PMOS晶体管（M4)的配置完全一致，第一 NMOS晶体管（Ml)和第二NMOS 晶体管（M2)的配置完全一致。
7. 根据权利要求1所述的福射探测电路，其特征在于，所述第一、第二PMOS晶体管 (M3、M4)工作于饱和区。
【文档编号】G01T1/02GK104345327SQ201410594424
【公开日】2015年2月11日 申请日期:2014年10月29日 优先权日:2014年10月29日
【发明者】刘梦新, 刘鑫, 赵发展, 韩郑生 申请人:中国科学院微电子研究所