辐射探测电路的制作方法
【专利摘要】本发明提供了一种辐射探测电路，包括：第一辐射敏感PMOS晶体管、第二辐射敏感PMOS晶体管、第一电流源、第二电流源和差分放大器，其中，第一辐射敏感PMOS晶体管、第二辐射敏感PMOS晶体管均用于感测待测辐射；第一电流源和第一辐射敏感PMOS晶体管串联形成第一支路；第二电流源和第二辐射敏感PMOS晶体管串联形成第二支路；第一支路和第二支路并联，且从第一辐射敏感PMOS晶体管、第二辐射敏感PMOS晶体管分别引出的第一支路输出端、第二支路输出端接到差分放大器的两个输入端，差分放大器的输出反映出待测辐射的大小。本发明提供了一种辐射探测电路，它结构简单，并减轻环境噪声的影响。
【专利说明】辐射探测电路
【技术领域】
[0001] 本发明涉及半导体【技术领域】，尤其涉及一种新型PMOS总剂量辐射探测电路。
【背景技术】
[0002] 在太空中，很多电子设备都会暴露在一定的辐射环境下。为了保证这些电子设备 的可靠性，对总剂量辐射的检测很有必要。因为一旦辐射总剂量超过某一额度，就会导致电 子系统的失效。
[0003] PMOS总剂量辐射探测器主要包括由特定工艺制成的辐射敏感场效应晶体管。由于 辐射后产生的氧化物陷阱与界面陷阱电荷使得MOSFET阈值电压发生漂移。通过标定阈值 电压漂移量与辐照剂量的关系，测出阈值电压漂移量得到辐射剂量的大小。一般说来，NMOS 辐射后，氧化物陷阱电荷使其阈值电压发生负向漂移，但是界面电荷使其阈值电压发生正 向漂移；PMOS辐射后产生的氧化物陷阱电荷和界面电荷都使得其阈值电压负向漂移，因此 大部分的总剂量辐射探测电路一般采用PMOS场效应晶体管作为总剂量辐射探测器。
[0004] 由上述原理可知，可以根据pMOS晶体管阈值电压产生的变化设计出电路，使之能 够反映出所受总剂量辐射环境的大小。如图1所示，为现有技术的探测电路示意图，该读出 电路由四个主要的模块构成，能够将模拟信号转化为数字信号输出。因此这个探测电路为 了满足某些数字自动化系统而过于复杂。但是在一般的应用中，并不需要AD转换。
[0005] 因此，希望提出一种能应用在实验室中，较为简单的pMOS总剂量辐射监测电路。
【发明内容】
[0006] 本发明旨在提供一种辐射探测电路，它结构简单，并减轻环境噪声的影响。
[0007] 本发明提供了一种辐射探测电路，包括：第一辐射敏感PMOS晶体管、第二辐射敏 感PMOS晶体管、第一电流源、第二电流源和差分放大器，其中，第一辐射敏感PMOS晶体管、 第二辐射敏感PMOS晶体管均用于感测待测辐射；第一电流源和第一辐射敏感PMOS晶体管 串联形成第一支路；第二电流源和第二辐射敏感PMOS晶体管串联形成第二支路；第一支路 和第二支路并联，且从第一辐射敏感PMOS晶体管、第二辐射敏感PMOS晶体管分别引出的第 一支路输出端、第二支路输出端接到差分放大器的两个输入端，差分放大器的输出反映出 待测辐射的大小。
[0008] 与现有技术相比，采用本发明提供的技术方案具有如下优点：通过使用恒定电流 源将由辐射敏感PMOS管所产生的电流，转换为源漏两端电位的变化，作为差分放大电路的 差分输入，实现了将辐射引起的单向且微小的阈值电压变化转变成较大双向变化的电压， 使得对辐射总剂量的检测变得简便易行，用简单的结构达到了探测辐射的目的，同时，利用 差分放大器减轻了环境噪声的影响。
【专利附图】
【附图说明】
[0009] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它 特征、目的和优点将会变得更明显。
[0010] 图1为现有技术的PMOS总剂量辐探测电路示意图；
[0011] 图2根据本发明的实施例的PMOS总剂量辐射探测电路的结构图。
【具体实施方式】
[0012] 下面详细描述本发明的实施例。
[0013] 所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类 似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅 用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或 例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设 置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同 例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨 论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的器件和结构的例 子，但是本领域普通技术人员可以意识到其他器件的可应用于性和/或其他结构的使用。
[0014] 本发明提供了一种PMOS总剂量辐射探测电路。下面，将通过本发明的一个实施例 对图2所示的PMOS总剂量辐射探测电路进行具体描述。如图2所示，本发明所提供的PMOS 总剂量辐射探测电路包括以下结构：
[0015] 第一辐射敏感PMOS晶体管Ml、第二辐射敏感PMOS晶体管M2、第一电流源CSl、第 二电流源CS2和差分放大器0P，其中，第一电流源CSl和第一辐射敏感PMOS晶体管Ml串联 形成第一支路，用于将由探测待测辐射的第一辐射敏感PMOS晶体管Ml得到的阈值电压变 化转变成第一栅源电压Vgsl的变化；第二电流源CS2和与第一辐射敏感PMOS晶体管Ml探测 同一辐射的第二辐射敏感PMOS晶体管M2串联形成第二支路，用于将由第二辐射敏感PMOS 晶体管M2得到的阈值电压变化转变成第二栅源电压Vgs2的变化；第一支路和第二支路的输 出端，即第一辐射敏感PMOS晶体管Ml的源极、第二辐射敏感PMOS晶体管M2的栅极，分别 反映了待测辐射的大小。但由于它们易受环境噪声等影响，准确率低，因此将它们连入差分 放大器OP的两个输入端，这样差分放大器OP的输出端就消除了环境噪声的影响。
[0016] 所述第一支路的结构为：第一电流源CSl的两端分别与输入电压Vdd和第一辐射敏 感PMOS晶体管Ml的源极相连；第一辐射敏感PMOS晶体管Ml的源极与第一电流源的一端 相连，并接在差分放大器OP的负输入端，漏极和栅极接在地上。
[0017] 当所述PMOS总剂量辐射探测电路处于工作状态时，所述辐射敏感PMOS管工作于 饱和区，其特征为在受到辐射后会产生氧化物陷阱与界面陷阱电荷，这就会使得其阈值电 压发生负向漂移，因为PMOS管阈值电压本来为负值，辐射后阈值电压变得更小，所以在辐 射的影响下其阈值电压的绝对值会变大。根据PMOS晶体管饱和区的电流公式：
[0018]
【权利要求】
1. 一种福射探测电路，包括： 第一福射敏感PMOS晶体管（Ml)、第二福射敏感PMOS晶体管（M2)、第一电流源（CS1)、 第二电流源（CS2)和差分放大器（0P)，其中， 第一福射敏感PMOS晶体管（Ml)、第二福射敏感PMOS晶体管（M2)均用于感测待测福 射； 第一电流源（CS1)和第一福射敏感PMOS晶体管（Ml)串联形成第一支路； 第二电流源（CS2)和第二福射敏感PMOS晶体管（M2)串联形成第二支路； 第一支路和第二支路并联，且从第一福射敏感PMOS晶体管（Ml)、第二福射敏感PMOS晶 体管（M2)分别引出的第一支路输出端、第二支路输出端接到差分放大器（0P)的两个输入 端，差分放大器（0P)的输出反映出待测福射的大小。
2. 根据权利要求1所述的福射探测电路，其中： 第一电流源的两端分别与输入电压（Vdd)和第一福射敏感PMOS晶体管（Ml)的源极相 连； 第一福射敏感PMOS晶体管（Ml)的源极接到差分放大器（0巧的负输入端，漏极和栅极 接地。
3. 根据权利要求1所述的福射探测电路，其中： 第二电流源的两端分别与地和第二福射敏感PMOS晶体管（M2)的漏极相连； 第二福射敏感PMOS晶体管（M2)的源极接到输入电压（Vdd)，栅极接到差分放大器（0P) 的正输入端。
4. 根据权利要求1所述的福射探测电路，其中，所述第一福射敏感PMOS晶体管（Ml)、 第二福射敏感PMOS晶体管（M2)工作于饱和区。
5. 根据权利要求1所述的福射探测电路，其中，所述第一福射敏感PMOS晶体管（Ml)、 第二福射敏感PMOS晶体管（M2)的配置相同。
6. 根据权利要求1所述的福射探测电路，其中，所述第一电流源（CS1)、第二电流源 (CS2)配置相同。
【文档编号】G01T1/02GK104345329SQ201410643636
【公开日】2015年2月11日 申请日期:2014年11月10日 优先权日:2014年11月10日
【发明者】刘梦新, 刘鑫, 赵发展, 韩郑生 申请人:中国科学院微电子研究所