一种基于FPGA的二次雷达信号模拟器设计装置的制作方法

本发明涉及信号模拟器设计技术领域，具体为一种基于FPGA的二次雷达信号模拟器设计装置。

背景技术：

随着雷达系统的日趋复杂，传统的直接分析方法已经无法满足需求，而计算机的性能不断得到提高，给雷达模拟技术提供了必要的条件。用计算机进行雷达模拟，既经济又灵活，采用雷达模拟技术对雷达进行模拟，可重复性高，可以多次模拟同一情况下雷达的性能，便于分析，实时雷达信号模拟之所以能够实现，就在于所接收的雷达信号所具有的性质，实际上，这些雷达信号可以认为是由发射波形经过延时和多普勒频移后的复现波形所构成，雷达环境的全部信息内容都是作为发射波形的调制而存在的。这就是雷达模拟得以实现的基本理论依据，雷达模拟的核心是建立雷达目标回波信号及各种杂波信号散射、传播特性的模型，但是随着子干扰与反干扰技术的迅速发展，使如何测评和评估电子干扰与反干扰效果也成为了一个难题，导致现代雷达系统日益复杂，一般采用直接的分析方法进行处理是比较困难的，而且一般外场实验所花费的财力、物力和雷达模拟方法比较起来是惊人的。

技术实现要素：

针对以上问题，本发明提供了一种基于FPGA的二次雷达信号模拟器设计装置，通过设置数据采集子系统板，使用相干视频信号模拟，能够逼真地复现既包含振幅又包含相位的相干视频信号，复现这种信号的发射、在空间传播、经散射体反射以及在接收机内进行处理的全过程，而且相干视频信号利用了信号的相位，它包含了雷达环境的全部有关信息，只要所提供的基本目标和环境模型足够好，就可以使相干视频信号模拟的精度很高，可以有效解决背景技术中的问题。

为实现上述目的，本发明提供如下技术方案：一种基于FPGA的二次雷达信号模拟器设计装置，包括数据采集子系统板和控制面板，所述控制面板左端连接有液晶显示器和雷达回波检测器，所述数据采集子系统板包括子系统存储器，所述子系统存储器的输入端连接有脉冲产生电路，所述脉冲产生电路通过固定电缆与触发信号控制器相连接，所述触发信号控制器内安装有集成电路板，所述集成电路板的左端设置有多种采样时钟频率：初级为时钟频率检测器，所述时钟频率检测器的输出端连接有嵌入式计算机，所述嵌入式计算机的输出端连接有信号调理电路，所述信号调理电路的输出端连接有模拟单片机；所述控制面板内安装有数字信号处理器和嵌入式处理器，所述数字信号处理器的通信数据端口通过RS232通信接口与嵌入式处理器相连接，嵌入式处理器连接有数据存储器和串口通信模块。

作为本发明一种优选的技术方案，所述发信号控制器的输入端与脉冲产生电路的输出端相连接，脉冲产生电路的输出端还与波形检测器相连接。

作为本发明一种优选的技术方案，所述嵌入式计算机包括人机控制界面和工控机界面监视器，所述人机控制界面的控制端通过缆线连接到嵌入式处理器，所述工控机界面监视器连接有微型摄像头驱动器。

作为本发明一种优选的技术方案，所述雷达回波检测器包括恒流放大器，所述恒流放大器的输出端连接有高通滤波器，所述高通滤波器的输出端连接有模数转换器。

作为本发明一种优选的技术方案，所述模拟单片机的输入端与高通滤波器的输出端相连接，所述高通滤波器采用以FPGA为控制核心的数字滤波器。

作为本发明一种优选的技术方案，所述模拟单片机的输出端连接有无线数据发送器，所述无线数据收发器与嵌入式处理器进行数据通信。

作为本发明一种优选的技术方案，所述串口通信模块包括RJ45网络适配器，RJ45网络适配器的输出端连接有CPCI总线接口，所述CPCI总线接口的输出端连接有接收机。

作为本发明一种优选的技术方案，所述嵌入式处理器采用STM32内核的ARM11系列单片机，所述数字信号处理器采用TIC66X系列的处理芯片，所述数据存储器采用DDR2存储器，所述子系统存储器采用系统内部的SRAM高速缓存区。

与现有技术相比，本发明的有益效果是：该基于FPGA的二次雷达信号模拟器设计装置，通过设置数据采集子系统板，使用相干视频信号模拟，能够逼真地复现既包含振幅又包含相位的相干视频信号，复现这种信号的发射、在空间传播、经散射体反射以及在接收机内进行处理的全过程，而且相干视频信号利用了信号的相位，它包含了雷达环境的全部有关信息，只要所提供的基本目标和环境模型足够好，就可以使相干视频信号模拟的精度很高，且使用雷达回波检测器，有时能够在实际雷达系统前端不具备的条件下，对雷达系统后级信号处理部分进行调试和测试，它给雷达系统的设计、分析和性能测试提供了方便有效的工具。

附图说明

图1为本发明结构示意图；

图2为本发明系统框架结构示意图。

图中：1-数据采集子系统板；2-控制面板；3-液晶显示屏；4-雷达回波检测器；5-子系统存储器；6-脉冲产生电路；7-触发信号控制器；8-集成电路板；9-时钟频率检测器；10-嵌入式计算机；11-信号调理电路；12-模拟单片机；13-DSP数字处理器；14-嵌入式处理器；15-数据存储器；16-RS232通信接口；17-串口通信模块；18-波形检测器；19-人机控制界面；20-工控机界面监视器；21-恒流放大器；22-高通滤波器；23-模数转换器；24-微型摄像头驱动器；25-RJ45网络适配器；26-CPCI总线接口；27-接收机；28-无线数据收发器。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例：

请参阅图1和图2，本发明提供一种技术方案：一种基于FPGA的二次雷达信号模拟器设计装置，包括数据采集子系统板1和控制面板2，所述控制面板2左端连接有液晶显示器3和雷达回波检测器4，所述雷达回波检测器4包括恒流放大器21，所述恒流放大器21的输出端连接有高通滤波器22，所述高通滤波器22的输出端连接有模数转换器23，所述数据采集子系统板1包括子系统存储器5，子系统存储器5主要在触发信号到来时采集雷达回波信号，并进行存储，存储后能按照雷达的工作参数无限次模拟产生出雷达回波，供信号处理机的开发调试使用，所述子系统存储器5的输入端连接有脉冲产生电路6，所述脉冲产生电路6通过固定电缆与触发信号控制器7相连接，所述触发信号控制器7的输入端与脉冲产生电路6的输出端相连接，脉冲产生电路6的输出端还与波形检测器18相连接，所述触发信号控制器7内安装有集成电路板8，所述集成电路板8的左端设置有多种采样时钟频率：初级为时钟频率检测器9，所述时钟频率检测器9的输出端连接有嵌入式计算机10，所述嵌入式计算机10包括人机控制界面19和工控机界面监视器20，工控机通过PCI给采集子系统发送命令参数，采集子系统开始采集雷达回波信号，通过LVDS将数据传输给信号处理子系统，工控机通过PCI发送命令参数，信号处理子系统通过PCI传输处理好的数据给工控机界面成像，所述人机控制界面19的控制端通过缆线连接到嵌入式处理器14，所述工控机界面监视器20连接有微型摄像头驱动器24，所述嵌入式计算机10的输出端连接有信号调理电路11，所述信号调理电路11的输出端连接有模拟单片机12，所述模拟单片机12的输入端与高通滤波器22的输出端相连接，所述高通滤波器22采用以FPGA为控制核心的数字滤波器，所述模拟单片机12的输出端连接有无线数据发送器28，所述无线数据收发器28与嵌入式处理器14进行数据通信；所述控制面板2内安装有数字信号处理器13和嵌入式处理器14，所述数字信号处理器13的通信数据端口通过RS232通信接口16与嵌入式处理器14相连接，所述嵌入式处理器14采用STM32内核的ARM11系列单片机，所述数字信号处理器13采用TIC66X系列的处理芯片，所述数据存储器15采用DDR2存储器，所述子系统存储器5采用系统内部的SRAM高速缓存区，且嵌入式处理器14连接有数据存储器15和串口通信模块17，所述串口通信模块17包括RJ45网络适配器25，RJ45网络适配器25的输出端连接有CPCI总线接口26，所述CPCI总线接口26的输出端连接有接收机27。

本发明的CPCI总线接口模块主要根据单板计算机由CPCI接口输入的命令控制字，对输入的射频信号由控制逻辑单元对各个上变频模块和上变频模块中的射频开关进行通断设置，从而产生对应频率的射频信。

本发明的采集子系统在供应触发信号和采样时钟的条件下采集雷达回波信号，采集的回波信号可以传输给信号处理子系统进行成像，也可以传输给存储子系统进行存储；存储子系统可以把存储的回波数字信号传输给回放子系统；回放子系统在供应触发信号和采样时钟的条件下将数字回波信号还原成模拟信号，回放波形通过SMA接口传输给采集子系统。

本发明的工作原理：该基于FPGA的二次雷达信号模拟器设计装置，通过设置数据采集子系统板，使用相干视频信号模拟，能够逼真地复现既包含振幅又包含相位的相干视频信号，复现这种信号的发射、在空间传播、经散射体反射以及在接收机内进行处理的全过程，而且相干视频信号利用了信号的相位，它包含了雷达环境的全部有关信息，只要所提供的基本目标和环境模型足够好，就可以使相干视频信号模拟的精度很高，且使用雷达回波检测器，有时能够在实际雷达系统前端不具备的条件下，对雷达系统后级信号处理部分进行调试和测试，它给雷达系统的设计、分析和性能测试提供了方便有效的工具。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。