1.一种正余弦编码器高精度信号处理方法，其用于处理增量式旋转编码器输出的两路相位相差90度的Asinα与Bcosα；其特征在于：先对编码器信号Asinα与Bcosα进行差分放大和整形滤波处理，然后再进行粗码计数获得粗码信息，并通过基于坐标旋转数字算法直接求取反正切值的电子学细分方法获得实时精插补位置值，最后，将粗码信息和实时精插补位置值整合，得到高精度的电机实时角位置和实时角速度。
2.如权利要求1所述的正余弦编码器高精度信号处理方法，其特征在于：编码器信号经过转换处理后，得出电机角度位置；在转换处理时，将编码器输出信号分为两路，一路信号Asinα和Bcosα经过差分调理电路、放大器、修整电路和比较器进行信号调理之后，转换为TTL脉冲信号，经滤波处理将TTL信号连接到编码器的接口单元，进行4倍频计数，得到编码器的粗码信息即实时粗位置值；另一路信号Asinα和Bcosα经过高速运算放大器以及RC滤波电路传输到模拟多路复用器，然后经过采样保持放大器处理后，传输给AD转换单元，得到采样精度为AD转换器规定的位数的数字信号，将得到的数字信号进行精码误差修正；接着采用电子学细分算法，直接求反正切值，得出编码器电角度α，通过电角度α可以得到实时精插补位置值。
3.如权利要求2所述的正余弦编码器高精度信号处理方法，其特征在于：用电子学细分算法时，为更快的实现反三角函数求值，采用坐标旋转公式，通过迭代的方法，不断旋转编码器的特定角度，每次旋转的角度β＝ATAN(1/2i)，使得累计旋转的角度之和无限接近某一设定的角度，2i表示CORDIC算法迭代i次之后的角度累加值，i代表迭代次数。
4.如权利要求1所述的正余弦编码器高精度信号处理方法，其特征在于：实时精插补位置值通过精插补方法获得：先获取AD转换后的Asinα与Bcosα的量化值，并判断其符号；计算ATAN(|Asinα/Bcosα|)；判断Asinα*Bcosα是否大于等于0；是则α＝ATAN(|Asinα/Bcosα|)，否则，α＝90°-ATAN(|Asinα/Bcosα|)。
5.一种应用如权利要求1至4中任意一项所述的正余弦编码器高精度信号处理方法的正余弦编码器高精度信号处理系统，其用于处理增量式旋转编码器输出的两路相位相差90度的Asinα与Bcosα；其特征在于：正余弦编码器高精度信号处理系统包括差分放大器一、差分放大器二、AD转换子系统一、AD转换子系统二、四倍频子系统、乘法器一、CORDIC算法子系统、精码计算子系统、速度计算子系统、乘法器二、CRC校验子系统一、CRC校验子系统二；其中，所述差分放大器一的输入端接收Asinα，所述差分放大器一的输出端同时连接所述AD转换子系统一的输入端和所述四倍频子系统的输入端一；所述差分放大器二的输入端接收Bcosα，所述差分放大器二的输出端同时连接所述AD转换子系统二的输入端和所述四倍频子系统的输入端二；两个AD转换子系统的两路输出信号连接所述CORDIC算法子系统的两个输入端，两个AD转换子系统的另两路输出信号连接所述符号判断单元的两个输入端，所述符号判断单元的输出端、所述CORDIC算法子系统的输出端分别连接所述精码计算子系统的两个输入端；所述四倍频子系统的输出信号与所述精码计算子系统的输出信号进行叠加后送至所述乘法器二的输入端一，所述乘法器二的输出端同时连接所述CRC校验子系统一的输入端、所述速度计算子系统的输入端；所述CRC校验子系统一的输出端作为整个正余弦编码器高精度信号处理系统的输出端一，所述速度计算子系统的输出端连接所述CRC校验子系统二的输入端，所述CRC校验子系统二的输出端作为整个正余弦编码器高精度信号处理系统的输出端二。
6.如权利要求5所述的正余弦编码器高精度信号处理系统，其特征在于：每个AD转换子系统包括限幅器、求绝对值一、差分放大器三、量化器一、开关一；限幅器的输入AD_in来自差分放大器和差分放大器二，并把输入信号限制在规定的幅度内；一方面，限幅器的输出依次经过求绝对值、增益放大、量化为数字值作为AD转换子系统的输出AD_out1；另一方面，限幅器的输出给开关一，开关一判断接收到的信号是正还是负，倘若接收到的信号大于零，则开关一输出1，作为AD转换子系统的输出AD_out2＝1，倘若接收到的信号小于零，则开关一输出-1，作为AD转换子系统的输出AD_out2＝-1。
7.如权利要求5所述的正余弦编码器高精度信号处理系统，其特征在于：所述CORDIC算法子系统包括：求绝对值二、求绝对值三、CORDIC三角函数算法；COR_in1、COR_in2是CORDIC算法子系统的输入，且COR_in1＝AD1_out1，COR_in2＝AD2_out1，经CORDIC三角函数算法计算后，作为CORDIC算法子系统的输出COR_out。
8.如权利要求5所述的正余弦编码器高精度信号处理系统，其特征在于：所述精码计算子系统包括开关二、乘法器三；Fine_in1、Fine_in2是精码计算子系统的输入，且Fine_in1＝COR_out，Fine_in2＝Pro1_out；开关二判断输入的Fine_in二是正还是负，倘若Fine_in二大于零，则开关二的输出＝Pi/2-Fine_in1，倘若Fine_in二小于零，则开关二的输出＝Fine_in1；开关二的输出要乘以常数2/Pi作为精码计算子系统的输出Fine_out。
9.如权利要求5所述的正余弦编码器高精度信号处理系统，其特征在于：所述四倍频子系统包括比较放大器一、比较放大器二、数据类型转换器、D触发器、计数器一、计数器二、加法器；Muti4_in1、Muti4_in2是四倍频子系统的输入，且Muti4_in1＝gain1_out，Muti4_in2＝gain2_out；Muti4_in1经过数据类型转换后输送给D触发器的D端，Muti4_in2输送给D触发器的CP端，D触发器的输出Q、Q′分别输送给计数器一和计数器二，计数器一和计数器二是增减计数器，对输入脉冲的上升沿和下降沿都做+1计数，计数器一和计数器二的输出经加法器求和后作为四倍频子系统的输出Muti4_out。
10.如权利要求5所述的正余弦编码器高精度信号处理系统，其特征在于：速度计算子系统包括：0～n个采样保持、减法器、除法器；延迟一次是一个系统时钟的时间长度ΔT，延迟的次数是任意的，V_cal_in是速度计算子系统的输入，且V_cal_in＝Pro2_out，Pro2_out是乘法器二的输出，减法器把m时刻的Pro2_out采样保持多个系统时钟获得V_cal_in，记录为λm，同时采集当前时刻的Pro2_out，记录为λm+n，其中的n是采样保持的系统时钟的个数，计算结果输出给除法器，计算结果(λm+n-λm)/(n×ΔT)作为速度计算子系统输出V_cal_out。