数字电路输出锁死或无输出故障的测试方法与流程

本发明属于数字电路故障测试领域，更为具体地讲，涉及一种数字电路输出锁死或无输出故障模式的测试方法。

背景技术：

随着数字电路的快速发展，数字电路的功能日益复杂，性能快速提升，应用日趋广泛。数字电路在越来越多的电子系统中成为核心部分，数字电路的故障将极大地影响系统工作，并成为整个电路故障的主要因素。数字电路种类繁多，结构和功能的日趋复杂，电路系统的规模和复杂性急剧上升，相应的电路维修工作也面临着新的难题。数字电路故障是在设计、生产或使用过程中出现接触不良、电器元件损坏等原因造成导线短路、假焊、虚焊等现象，就会出现电路功能的错误，发生电路故障。以组合逻辑电路而言，必须按照真值表的要求来进行工作，否则就是电路出现了故障；而就时序逻辑电路来说，必须按照时序的状态转换图进行工作，否则就是电路出现了故障。目前数字电路常见的故障模式主要有:固定故障，开路故障，功能故障，桥接故障，存储故障，时滞故障和晶体管固定开/关故障等，其中数字电路最主要的故障模式就是固定故障，开路故障和功能故障。数字电路产生故障的主要原因有：

(1)元器件参数的改变。由于电子元器件随着不断地使用，就会导致老化和参数性能下降，有的是在温度变化时改变了参数性能。

(2)信号线故障。在电路板电路受到外界影响时，信号线就会损坏出现短路和断路。

(3)电路元器件出现不良接触。这种问题是最常见的，在工作中如果发生虚焊或者焊点被氧化，就会导致电路板故障的发生。

(4)不健全的工作环境。一旦工作环境达不到设备所要求时，如湿度、温度及电磁环境等，无法实现设备的正常工作。

(5)超出使用期。就是在使用过程中超出期限，导致元器件的老化，降低了性能指标，所以就会增加设备的故障率。

一般对数字电路测试的研究主要集中在基于电压测量的逻辑值测试上。电压测试技术电压测试方法需要将电路中的故障表现传播到原始输出端，并通过观察比较无故障电路和故障电路的原始输出端的响应来检测故障。现有技术数字电路故障测试的基本方法主要有：(1)直观检测法。这种方法是通过直观的观察来推断出故障出现的大体部位。

(2)顺序检测法。这种方法分为两种，一是由输入级开始逐渐向输出级进行检查，这就需要在输入端加入检测信号，开始以该信号为主逐渐向输出端进行检测，最终来找出电路所存在的故障。二由输出级开始逐渐向输入级进行检查，一旦出现信号不对的情况，就开始由故障级向一级检测，最终到发现正常信号截止。

(3)比较法。在检查故障时，这也是一种常用的方法。想要快速的发现所存在的故障，通常的方法就是把故障电路重要的关键点测试参数和同类型电路在正常工作时所得到的检测值进行对比，最终检测出故障所在。

(4)替代法。替代法是将数字电路中的电子元器件替代掉，应用一些同等型号，但是在品质上却高于原有电路中出现的器件，之后换上这些高品质器件之后，来检查电路是否可以进行正常的工作。

上述四种方法是在检测数字电路故障时常用到的常规方法，但这些方法采用常规仪表及传统的人工进行分析的，所以在诊断定位上就会难度增加、周期变长，导致设计和生产数字电路的速度严重降低，不能进行在线测试等缺点。

此外，在上述测试方法基础上发展了基于IEEE Std 1149.1-2001标准的数字电路输出功能以及电路间互联的故障测试方法，虽然该方法能对功能和互联故障等进行测试，但是该方法仅支持部分具有该标准的集成数字电路测试。大部分数字集成电路由于费用、功能等因素并不支持该标准，所以这类数字电路不能利用该标准进行故障测试，且基于该标准的测试方法不能有效的支持数字电路的在线故障测试诊断应用。

针对上述数字电路故障测试存在的问题，本发明设计了能够在线对数字电路固定故障和开路故障的测试方法。

技术实现要素：

本发明的目的是针对现有技术对数字电路固定故障和开路故障测试存在的不足之处，提供一种测试简单易行，故障检测准确度高，自测试能力强，适合数字系统输出故障的在线测试的数字电路固定故障或开路故障的测试方法。

本发明的上述目的可以通过以下措施来达到。一种数字电路固定故障或开路故障的测试方法，具有如下技术特征：采用一个延时器，两个锁存器，一个同或比较器和一个状态机组成数字电路故障诊断系统，在所述同或比较器的两路输入端分别电连接锁存器1输出端和通过延时器串联的锁存器2输出端；测试中，同或比较器对来自数字电路系统上器件当前时刻输出的数据信号，首先通过延时电路串联的锁存器2构成的延时与锁存电路，将输入的当前数据延时一个时刻后送入锁存器2进行锁存；同或比较器将锁存器2前一时刻锁存数据与锁存器1当前输出时刻锁存数据进行同或运算比较，比较输出结果经状态机判断电路进行统计，判断连续多次比较结果是否一致，不一致则表示电路输出正常，一致则表示数字电路输出出现固定故障和开路故障，从而实现数字电路系统输出固定故障和开路故障的在线测试诊断。

本发明相比现有的测试方法具有如下有益效果：

测试简单易行。本发明采用一个延时器，两个锁存器，一个同或比较器和一个状态机组成的数字电路故障诊断系统，将数字电路当前输出信号与前一时刻输出信号进行对比，确定是否存在输出固定故障和开路故障模式，可以有效地提升当下数字电路故障诊断的效率，且不需要增加过多的逻辑资源，测试简单易行。

方法简单适用。本发明应用时直接并接入被测器件输出信号端，不会对信号进行截断或中继等处理，接入形式方便，对被测电路影响小。利用较少的测试器件就能达到良好的测试效果，很适合数字系统输出故障的在线测试，对数字电路系统的故障诊断、定位和维护具有较大意义。

故障检测准确度高。本发明采用锁存器2将前一时刻锁存数据与锁存器1当前输出时刻锁存数据送入同或比较器进行比较，比较输出结果经状态机判断电路进行同或运算，判断连续多次比较结果是否一致，不一致则表示电路输出正常，一致则表示数字电路输出出现固定故障和开路故障。通过这种方法可以在线诊断数字电路的输出的这种故障模式，降低系统虚警率，使得对故障检测的准确度和可靠性提高。

自测试能力强，本发明将数字电路上一时刻输出数据延时一个时刻后进行锁存，将前一时刻锁存数据与当前输出时刻锁存数据进行同或运算，并判断连续多次比较结果是否一致，不一致则表示电路输出正常，一致则表示数字电路输出出现锁死或无输出故障，由于采用了连续多次对比确认的故障测试策略，提高了系统自测试能力。解决了数字电路的在线故障诊断和测试问题。

本发明虽然不能对数字电路输出功能故障等故障模式进行测试，但是能够测试输出固定故障和开路故障这两种主要故障模式，并能实现简单、准确和高效的在线测试，具有较好的应用推广前景。目前数字电路的测试性设计中基于IEEE Std 1149.1-2001的测试方法或其他测试方法主要对功能和互连等故障模式进行了测试，不能对本发明针对的故障模式进行测试，因此本发明与其它测试方法也有很好的互补性。

附图说明

图1是本发明数字电路输出固定故障和开路故障测试系统的电路原理框图。

图2是图1测试电路按位进行延时、锁存及比较的原理示意图。

图3是图1状态机判断电路状态转移图。

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。

具体实施方式

参阅图1。根据本发明，采用一个延时器，两个锁存器，一个同或比较器和一个状态机组成数字电路故障诊断系统，在所述同或比较器的两路输入端分别电连接锁存器1输出端和通过延时器串联的锁存器2输出端；测试中，同或比较器对来自数字电路系统上器件当前时刻输出的数据信号，首先通过延时电路串联的锁存器2构成的延时与锁存电路，将输入的当前数据延时一个时刻后送入锁存器2进行锁存；同或比较器将锁存器2前一时刻锁存数据与锁存器1当前输出时刻锁存数据进行同或运算比较，比较输出结果经状态机判断电路进行统计，判断连续多次比较结果是否一致，不一致则表示电路输出正常，一致则表示数字电路输出出现固定故障和开路故障，从而实现数字电路系统输出固定故障和开路故障的在线测试诊断。

为了实现对当前时刻和上一时刻信号的锁存并防止信号的抖动变化，将来自数字电路系统上器件的输出信号按比特位bit分为两路，一路直接接入锁存器1对数字电路系统当前输入的信号进行锁存，另一路连接延时器后接入锁存器2，延时电路和锁存器2实现对上一输出时刻信号的锁存。锁存器1和锁存器2分别对上一输出时刻和当前输出时刻输出信号的所有比特位信号进行监测和锁存，两路锁存器输出的两路信号按比特位bit接入同或门比较器。同或门比较器对两路信号进行按位比对，只有当两个时刻输出信号的所有比特位都相同时，比较结果才输出特定的如逻辑“1”、高电平逻辑信号；否则，同或门比较器只要在两个时刻输出信号的任何比特位有不同时，比较结果输出另一种特定的如逻辑“0”、低电平逻辑信号。同或比较器输出的逻辑信号接入状态机，状态机判断电路比较输出结果，并进行统计判断。

状态机判断电路判断连续多次比较结果是否一致，不一致则表示被测数字电路输出信号随时间是不断变化的，因此不存在输出固定故障或开路故障的故障模式，即电路输出正常，最终状态机输出的故障指示结果才为未发生故障的逻辑信号，如逻辑“0”、低电平。否则，状态机判断连续多次比较结果是一致，则表示被测数字电路输出信号随时间是不变化的，因此存在输出固定故障或开路故障的故障模式，即电路输出故障，最终状态机输出的故障指示结果才为发生故障的逻辑信号，如逻辑“1”、高电平。

参阅图2。对按位进行延时、锁存、比较等的实施电路进行了详细设计说明。具体原理以输入被测信号的第一个比特位为例进行说明。锁存器1由触发器D1构成，延时电路由触发器D2和非门T1构成，锁存器2由触发器D3构成，同或比较器由多路同或门L1、L2…Ln与共端相连的与门A1构成。

在触发器D2时钟有效期间，触发器D2的锁存输出为该时刻来自数字电路系统上某个被测器件输出信号的某一比特位(bit1)的输入，此时触发器D3时钟由于接入非门在此期间无效。当触发器D2时钟无效时，触发器D3时钟有效，这时触发器D3的输出则为上一刻时钟有效期间触发器D2的输出，因此该电路实现了对数字电路系统上某个被测器件输出信号的某一比特位信号的延时和锁存。最后，在触发器D2时钟再次有效期间，触发器D1时钟也有效，触发器D1输出为数字电路系统上某个被测器件输出信号的某一比特位当前时刻锁存数据，而此时触发器D3时钟无效，此时触发器D3输出为数字电路系统上某个被测器件输出信号的某一比特位上一时刻锁存数据。此时触发器D1和触发器D3的输出接入到同或门L1，同或门L1实现对数字电路系统上某个被测器件输出信号的某一比特位当前时刻和上一时刻的同或运算。当数字电路系统上某个被测器件输出信号有n位时，每一位都采用上述电路，最后由与门A1进行与运算，最终得到被测器件输出信号的所有比特位当前时刻和上一时刻按位比较的测试结果In。与门A1得到的测试结果信号再送入状态机进行判断，判断被测器件输出信号是否连续多次出现当前时刻和上一时刻信号无变化的情况，从而判断电路是否出现输出固定故障和开路故障的故障模式。状态机FSM的设计可以减少故障测试诊断的虚警率。

参阅图3。本实施例状态机状态转移包括六种状态及其状态转移规则，其具体状态数可根据实际需求设计更改。图中In表示为同或比较器的比较输出结果，Out表示状态机FSM的输出的故障指示结果，Rst表示输入的状态机复位信号。初始时设置故障指示输出结果状态为“0”，代表无故障，只有当连续的比较输出结果为“1”，即表示被测器件输出信号的所有比特位当前时刻和上一时刻按位比较都一样时，状态机的故障指示输出结果状态才为“1”。在这个状态转移过程中，任意时刻出现的比较输出结果为“0”时状态机都回到初始状态。该发明采用的这种连续比较方式能够降低测试的虚警率，提高测试准确性和可靠性。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。