本发明涉及集成电路设计领域，特别是涉及一种基于MIPI D-PHY协议的回路测试系统。
背景技术：
MIPI是Mobile Industry Processor Interface的缩写，即移动行业处理器接口。D-PHY，是MIPI协议中的一项，提供了对DSI(串行显示接口)和CSI(串行摄像头接口)在物理层上的定义，通过物理互连对主机与外设之间的数据进行管理、差错和通信，是手机内部摄像头、显示屏的一种标准化协议。D-PHY采用1对源同步的差分时钟和1～4对差分数据线来进行数据传输，数据传输采用DDR方式。D-PHY具有以下特点：
1.支持HS(High Speed)和LP(Low Power)两种工作模式；
2.差分传输，能够最大程度减少功耗；
3.速度快，传输数据量大。
D-PHY的使用常常分为主控和受控两个彼此独立的芯片使用。例如，CPU发送指令，通过LCD控制模块经PPI总线传输给D-PHY主控(TX)芯片，主控模块通过dp、dn差分线将数据发送给LCD设备的受控(RX)芯片，再经进一步调制后，在显示屏显示出来。
目前，主控和受控芯片在流片测试的过程中，往往是分开流片，测试方式较为灵活，但会带来面积的耗费，增加了测试时间和人力成本的开销。
技术实现要素：
鉴于以上所述现有技术，本发明的目的在于提供一种基于MIPI D-PHY协议的回路测试系统，用于解决现有技术中的基于MIPI D-PHY协议的主控和受控芯片分开流片、测试带来的种种问题。
为实现上述目的及其他相关目的，本发明提供一种基于MIPI D-PHY协议的回路测试系统，包括：封装于同一块测试片中的D-PHY受控模块、D-PHY主控模块、回路模块和控制模块；其中，
所述D-PHY受控模块通过输入接口接收外部发包器发送的数据；
所述D-PHY主控模块通过输出接口向外部收包器发送数据；
所述D-PHY受控模块和所述D-PHY主控模块分属不同时钟域，分别通过PPI总线与所述回路模块相连；
所述回路模块通过PPI总线在所述D-PHY受控模块和所述D-PHY主控模块之间接收和转发数据；
所述控制模块分别与所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块连接，控制所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的参数配置。
优选地，所述回路模块包括缓冲区，储存接收到的数据。
优选地，所述回路模块包括：
正向通路，接收所述D-PHY受控模块发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY主控模块，所述正向通路接收和转发高速数据与低功耗数据和低速时钟；
反向通路，接收所述D-PHY主控模块发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY受控模块，所述反向通路接收和转发低功耗数据和低速时钟。
进一步优选地，所述回路模块的反向通路通过转换PPI总线的控制权实现数据传输方向的转换。
进一步优选地，所述D-PHY受控模块、所述D-PHY主控模块、所述回路模块均包括高速数据通道、低速数据通道和时钟通道；所述高速数据经由高速数据通道传输，所述低功耗数据经由低速数据通道传输，所述低速时钟经由时钟通道传输。
优选地，所述控制模块通过外部SPI的输入信号控制所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的参数配置。
优选地，所述控制模块读取所述D-PHY受控模块、所述D-PHY主控模块和所述回路模块的当前状态参数发送给外部设备。
如上所述，本发明的基于MIPI D-PHY协议的回路测试系统，具有以下有益效果：
本发明的回路测试系统良好地实现了跨时钟域的集成测试，同时将两个单独使用的芯片模块集成于一款测试片中的设计，简化了D-PHY芯片验证的复杂度。
附图说明
图1显示为本发明实施例提供的基于MIPI D-PHY协议的回路测试系统结构示意图。
图2显示为本发明实施例提供的基于MIPI D-PHY协议的回路测试系统内部各模块间关系示意图。
元件标号说明
101 D-PHY受控模块
102 D-PHY主控模块
103 回路模块
104 控制模块
201 发包器
202 收包器
1031 正向通路
1032 反向通路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
为了解决现有技术中基于MIPI D-PHY协议的主控和受控芯片分开流片、分开测试带来的面积耗费大、测试时间长和人力成本开销高等问题，本发明提供一种基于MIPI D-PHY协议的回路测试系统，将两个独立的模块封装于同一块测试片内，经回路模块相连，实现跨时钟域的模块集成测试。
请参阅图1，本实施例提供的基于MIPI D-PHY协议的回路测试系统，包括：封装于同一块测试片中的D-PHY受控模块101、D-PHY主控模块102、回路模块103和控制模块104。
其中，所述D-PHY受控模块101，即RX接收模块，通过输入接口接收外部发包器201发送的数据；所述D-PHY主控模块102，即TX接收模块，通过输出接口向外部收包器202发送数据；所述D-PHY受控模块101和所述D-PHY主控模块102分属不同时钟域，分别通过PPI(parallel peripheral interface，并行外设接口)总线与所述回路模块103相连。
所述回路模块103通过PPI总线在所述D-PHY受控模块101和所述D-PHY主控模块102之间接收和转发数据。
所述控制模块104分别与所述D-PHY受控模块101、所述D-PHY主控模块102和所述回路模块103连接，控制所述D-PHY受控模块101、所述D-PHY主控模块102和所述回路模块103的参数配置。
本实施例优选地，所述回路模块103可以包括缓冲区，用于储存接收到的数据。
本实施例优选地，所述回路模块103包括正向通路1031和反向通路1032，如图2所示。其中，所述正向通路1031接收所述D-PHY受控模块101发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY主控模块102；所述正向通路1031接收和转发高速(HS，High-Speed)数据与低功耗(LP，Low-Power)数据和低速时钟。反向通路1032，接收所述D-PHY主控模块102发出的数据，并将接收到的数据通过PPI总线转发至所述D-PHY受控模块101，所述反向通路1032接收和转发低功耗(LP，Low-Power)数据和低速时钟。
具体地，所述回路模块103的反向通路1032可以通过转换PPI总线的控制权实现数据传输方向的转换。
具体地，所述D-PHY受控模块101、所述D-PHY主控模块102、所述回路模块103均包括高速数据通道、低速数据通道和时钟通道；所述高速数据经由高速数据通道传输，所述低功耗数据经由低速数据通道传输，所述低速时钟经由时钟通道传输。
本实施例优选地，所述控制模块104可以通过外部SPI(Serial Peripheral Interface，串行外设接口)的输入信号控制所述D-PHY受控模块101、所述D-PHY主控模块102和所述回路模块103的参数配置。所述控制模块104也可以读取所述D-PHY受控模块101、所述D-PHY主控模块102和所述回路模块103的当前状态参数发送给外部设备，供测试分析使用。
本实施例的回路测试系统将回路模块、D-PHY受控模块、D-PHY主控模块集成于同一测试片中。D-PHY受控模块和D-PHY主控模块均基于MIPI D-PHY标准协议设计，回路模块分别与D-PHY受控模块和D-PHY主控模块的PPI总线相连，实现了两个模块间的PPI数据转义，同时支持高速数据通道、低速时钟和低速数据通道以及低速数据传输方向的转换。
采用该回路测试系统进行测试时：
发包器201由输入接口向测试片发送标准测试码流，所述标准测试码流可以为PRBS码、K28.5码或其他高速串行总线常用测试码型，经由测试片内部的D-PHY受控模块接收并通过PPI总线发送至内部回路模块，写入其中的缓冲区FIFO中；通过读取缓冲区，所存数据再经PPI发送到D-PHY主控模块中，而后又经测试片输出至外部收包器，从而实现对D-PHY受控、主控两个功能模块的全覆盖测试。
回路模块将D-PHY受控、主控两个功能模块通过PPI总线相连接，集成于同一块测试片中，在正向的数据传输过程中，回路模块用来实现对高速HS数据与低速LP数据的接收和转发，在转发LP数据的过程中，低速时钟经由时钟通道同步传输；反向通路中，回路模块只用来传输低速LP数据与低速时钟，实现过程分别通过对应的数据通道和时钟通道。
综上所述，本发明的回路测试系统良好地实现了跨时钟域的集成测试，同时将两个单独使用的芯片模块集成于一款测试片中的设计，简化了D-PHY芯片验证的复杂度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。