一种低频弦波信号相位差测量方法与流程

本发明属于相位差测量
技术领域：
，更具体的涉及一种低频弦波信号相位差测量方法。
背景技术：
：在测试计量
技术领域：
，测量低频弦波信号的相位差在工程中有着重要地位。例如，电网电能计量中高精度功率参数的分析和计算就涉及50Hz工频电压弦波信号与相应电流信号间相位差的准确测量。在时频基准计量领域，目前被中国计量研究院、美国喷气推进实验室等国内外研究机构和GPS导航卫星等重大工程装置广泛采用的双混频时差精密频率测量技术方案中，也是将5MHz或10MHz等标准频率下变频成10Hz或100Hz的低频弦波信号进行相位差比对测量。测量弦波信号的相位差最惯用的方法是使用具备相位差测量功能的通用仪器，例如示波器、计数器等。此类通用仪器通常采用基于脉冲填充计数的相位差测量方法，需要将两路待测弦波信号整形转换为方波信号，然后利用方波信号上升沿或下降沿开关闸门，利用脉冲填充计数的方式实现两路信号的相位差测量。这种测量方式必须有非常高的填充频率才能获得好的测量精度，而且不可避免存在±个字的计数误差，测量精度一般较低。测量弦波信号的相位差也可以使用专用的比相仪，例如HP/Agilent公司的K34-59991(100KHz-10MHz)、Microsemi公司的MMS多通道测试仪(1MHz-20MHz)等。但是，这些专用的相位差测量仪器的可测量对象的频率范围一般较高，不能满足某些领域低频信号相位差的测量需求。例如，电网电能计量中待测信号频率为50Hz。综上所述，现有的相位差测量仪器存在电路结构复杂，体积较大，且测量精度低的问题。技术实现要素：本发明实施例提供一种低频弦波信号相位差测量方法，用以解决现有相位差测量仪器存在电路结构复杂，体积较大，且测量精度低的问题。本发明实施例提供一种低频弦波信号相位差测量方法包括：将同步采集到的两路同频弦波信号进行数字化处理，将数字化处理的所述两路同频弦波信号进行无符号化处理，获取如公式(1)所述的FPGA中待处理的第一信号和第二信号；通过下列公式(2)依次确定所述第一信号的自相关测量值，所述第二信号的自相关测量值和所述第一信号与所述第二信号的互相关测量值；根据噪声和信号不相关特性，获取如公式(3)所示的第一信号的自相关理论值，所述第二信号的自相关理论值和所述第一信号与所述第二信号的互相关理论值；根据所述两路同频弦波信号的幅度，所述第一信号的自相关理论值，所述第二信号的自相关理论值和所述第一信号与所述第二信号的互相关理论值以及任意角度函数关系式，通过公式(4)确定所述两路同频弦波信号之间的相位差；公式(1)如下所示：x(n)＝x0(n)+My(n)＝y0(n)+M公式(2)如下所示：Rxx_measured(0)=1NΣn=0N-1(x(n))2]]>Ryy_measured(0)=1NΣn=0N-1(y(n))2]]>Rxy_measured(0)=1NΣn=0N-1x(n)·y(n)]]>公式(3)如下所示：Rxx_theoretical(0)=A22+M2]]>Ryy_theoretical(0)=B22+M2]]>公式(4)如下所示：其中，x(n)为FPGA中待处理的第一信号，y(n)为FPGA中待处理的第二信号，x0(n)为采集到第一弦波信号，y0(n)为采集到的第二弦波信号，M为正向偏移量，Rxx_measured(0)为第一信号的自相关测量值，Ryy_measured(0)为第二信号的自相关测量值，Rxy_measured(0)为第一信号与第二信号的互相关测量值，Rxx_theoretical(0)为第一信号的自相关理论值，Ryy_theoretical(0)为第二信号的自相关理论值，Rxy_theoretical(0)为第一信号与第二信号的互相关理论值，N为数据采样点数，A和B分别两路同频弦波信号的幅度，为两路同频弦波信号之间的相位差。优选地，所述无符号化处理包括，将所述数字化处理的第一信号和所述数字化处理的第二信号同时叠加一个相同的正向偏移量，其中所述正向偏移量大于所述两路同频弦波信号的幅度。本发明实施例中，提供的本发明实施例提供一种低频弦波信号相位差测量方法，包括：将同步采集到的两路同频弦波信号进行数字化处理，将数字化处理的所述两路同频弦波信号进行无符号化处理，获取如公式x(n)＝x0(n)+M，y(n)＝y0(n)+M所述的FPGA中待处理的第一信号和第二信号；通过下列公式依次确定所述第一信号的自相关测量值，所述第二信号的自相关测量值和所述第一信号与所述第二信号的互相关测量值；根据噪声和信号不相关特性，获取如公式所示的第一信号的自相关理论值，所述第二信号的自相关理论值和所述第一信号与所述第二信号的互相关理论值；根据所述两路同频弦波信号的幅度，所述第一信号的自相关理论值，所述第二信号的自相关理论值和所述第一信号与所述第二信号的互相关理论值以及任意角度函数关系式，通过公式确定所述两路同频弦波信号之间的相位差；其中，x(n)为FPGA中待处理的第一信号，y(n)为FPGA中待处理的第二信号，x0(n)为采集到第一弦波信号，y0(n)为采集到的第二弦波信号，M为正向偏移量，Rxx_measured(0)为第一信号的自相关测量值，Ryy_measured(0)为第二信号的自相关测量值，Rxy_measured(0)为第一信号与第二信号的互相关测量值，Rxx_theoretical(0)为第一信号的自相关理论值，Ryy_theoretical(0)为第二信号的自相关理论值，Rxy_theoretical(0)为第一信号与第二信号的互相关理论值，N为数据采样点数，A和B分别两路同频弦波信号的幅度，为两路同频弦波信号之间的相位差。在本发明实施例中，采用FPGA芯片，对采集到的两路同频弦波信号进行处理，解决了现有顺序指令执行CPU构架模式不可避免的速度瓶颈问题，确保了测量的实时性，在1Hz-500Hz的频率范围内，采用FPGA芯片的系统测量相对误差小于1.38％，从而提高的测量精度。进一步地，用于FPGA芯片体积比较小，便于携带，从而扩大了该测量工具的应用场合。附图说明为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本发明实施例提供一种低频弦波信号相位差测量测量方法流程图；图2为本发明实施例提供的测量电路结构图；图3为本发明实施例提供的信号调理电路和数据同步采集电路；图4为本发明实施例提供的FPGA与AD芯片之间的时序控制逻辑；图5为本发明实施例提供的FPGA电路；图6为本发明实施例提供的串口电平转换电路。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。图1为本发明实施例提供的一种低频弦波信号相位差测量测量方法流程图，如图1所示，本发明实施例提供的一种低频弦波信号相位差测量测量方法包括以下步骤：步骤101，将同步采集到的两路同频弦波信号进行数字化处理，将数字化处理的所述两路同频弦波信号进行无符号化处理，获取如公式(1)所示的FPGA中待处理的第一信号和第二信号；步骤102，通过下列公式(2)依次确定所述第一信号的自相关测量值，所述第二信号的自相关测量值和所述第一信号与所述第二信号的互相关测量值；步骤103，根据噪声和信号不相关特性，获取如公式(3)所示的第一信号的自相关理论值，所述第二信号的自相关理论值和所述第一信号与所述第二信号的互相关理论值；步骤104，根据所述两路同频弦波信号的幅度，所述第一信号的自相关理论值，所述第二信号的自相关理论值和所述第一信号与所述第二信号的互相关理论值以及任意角度函数关系式，通过公式(4)确定所述两路同频弦波信号之间的相位差；公式(1)如下所示：x(n)＝x0(n)+My(n)＝y0(n)+M公式(2)如下所示：Rxx_measured(0)=1NΣn=0N-1(x(n))2]]>Ryy_measured(0)=1NΣn=0N-1(y(n))2]]>Rxy_measured(0)=1NΣn=0N-1x(n)·y(n)]]>公式(3)如下所示：Rxx_theoretical(0)=A22+M2]]>Ryy_theoretical(0)=B22+M2]]>公式(4)如下所示：其中，x(n)为FPGA中待处理的第一信号，y(n)为FPGA中待处理的第二信号，x0(n)为采集到第一弦波信号，y0(n)为采集到的第二弦波信号，M为正向偏移量，Rxx_measured(0)为第一信号的自相关测量值，Ryy_measured(0)为第二信号的自相关测量值，Rxy_measured(0)为第一信号与第二信号的互相关测量值，Rxx_theoretical(0)为第一信号的自相关理论值，Ryy_theoretical(0)为第二信号的自相关理论值，Rxy_theoretical(0)为第一信号与第二信号的互相关理论值，N为数据采样点数，A和B分别两路同频弦波信号的幅度，为两路同频弦波信号之间的相位差。需要说明的是，本发明实施例所提供的基于FPGA的低频弦波信号相位差测量方法，需要基于图2提供的测量电路结构图实施，以下结合图2所提供的测量电路，具体介绍本发明实施例提供的基于FPGA的低频弦波信号相位差测量方法。如图2所示，该测量电路主要包括：信号调理电路201、数据同步采集电路202、FPGA电路203和串口电平转换电路204。具体地，信号调理电路201分别对采集到的第一弦波信号和采集到的第二弦波信号进行调理，将具有不同幅度且同频的第一弦波信号和第二弦波信号进行适当幅度的放大或衰减，使通过信号调理电路201的第一弦波信号和第二弦波信号满足后级采样电路的输入要求。数据同步采集电路202的作用是保证对调理后的两路弦波信号的每一次数据采样严格在同一时刻完成，同时对采样数据进行数字化处理。在实际应用在，数据同步采集电路202为了避免两个通道的采样时间间隔产生Δt，则会终累积到采集到的两路弦波信号的相位差中，具体如以下公式(5)所示：在公式(5)中，f为两路弦波信号的标称频率值，为两路弦波信号间的实际相位差，2πf·Δt是由于非同步采样所引入的测量误差。在步骤101中，将同步采集到的两路同频弦波信号进行数字化处理，其中两路同频弦波信号分别为第一弦波信号和第二弦波信号。在实际应用中，对第一弦波信号和第二弦波信号进行数字化处理，主要是将两路同步采集的弦波信号进行量化、编码转化为数字信号。进一步地，将数字化处理的两路同频弦波信号进行无符号化处理，其中，无符号化处理包括，将数字化处理的第一信号和数字化处理的第二信号同时叠加一个相同的正向偏移量，其中正向偏移量大于两路同频弦波信号的幅度。具体地，将数字化处理的两路同频弦波信号进行无符号化处理之后，得到如公式(1)所示的FPGA中待处理的第一信号和第二信号：x(n)=x0(n)+My(n)=y0(n)+M---(1)]]>在公式(1)中，x(n)为FPGA中待处理的第一信号，y(n)为FPGA中待处理的第二信号，x0(n)为采集到第一弦波信号，y0(n)为采集到的第二弦波信号，M为正向偏移量。在步骤102中，FPGA电路203利用硬件描述语言执行相位差测量算法，用于两路弦波信号的相位差的求解运算。具体地，根据FPGA的相关运算主要包括三部分内容：计算通道一对应数据x(n)的自相关值、计算通道二数据y(n)的自相关值、计算x(n)与y(n)的互相关值，在本发明实施例中，通过下列公式(2)依次确定第一信号的自相关测量值，第二信号的自相关测量值和第一信号与第二信号的互相关测量值：Rxx_measured(0)=1NΣn=0N-1(x(n))2Ryy_measured(0)=1NΣn=0N-1(y(n))2Rxy_measured(0)=1NΣn=0N-1x(n)·y(n)---(2)]]>在公式(2)中，Rxx_measured(0)为第一信号的自相关测量值，Ryy_measured(0)为第二信号的自相关测量值，Rxy_measured(0)为第一信号与第二信号的互相关测量值，N为数据采样点数。在信号处理领域，可以通过下列公式(6)表示两路待测低频弦波信号的数学模型可表示为：x(t)＝Asin2πf·t+NX(t)+M公式(6)中，A和B分别是两路信号x(t)和y(t)的幅度，NX(t)和Ny(t)分别为叠加在两路信号上的噪声，为两信号的相位差，M为数据预处理时叠加的偏移量，M稍大于信号的幅度值A和B。对x(t)和y(t)在时间T(一般为待测信号周期的整数倍)内进行相关运算，则可以有：需要说明的是，在信号处理领域公式(7)所示的互相关(有时也称为“互协方差”)是用来表示两个信号之间相似性的一个度量，通常通过与已知信号比较用于寻找未知信号中的特性。它是两个信号之间相对于时间的一个函数，有时也称为滑动点积。叠加在两路弦波信号上噪声NX(t)和Ny(t)主要来源包括AD采样量化噪声、电路内部噪声(主要包括了热噪声、散弹噪声等)和其他外部噪声。这些噪声叠加在一起通常具有随机白噪声的特征，所以可认为噪声NX(t)、Ny(t)和信号不具备相似性，即噪声和信号不相关。又因为噪声是随机的，所以噪声与噪声也可认为不相关。那么，信号x(t)和y(t)的互相关函数值取决于两者的相位差和延迟量τ有关。当τ＝0时，互相关函数值Rxy(0)就主要与x(t)和y(t)之间的相位差有关。在步骤103中，根据上述分析，可以通过公式(3)，依次获取第一信号的自相关理论值，第二信号的自相关理论值和第一信号与第二信号的互相关理论值：在公式(3)中，Rxx_theoretical(0)为第一信号的自相关理论值，Ryy_theoretical(0)为第二信号的自相关理论值，Rxy_theoretical(0)为第一信号与第二信号的互相关理论值，为两路同频弦波信号之间的相位差。通过上述公式(3)可以得到下列公式(8)：A=2(Rxx_theoretical(0)-M2)B=2(Ryy_theoretical(0)-M2)---(8)]]>进一步地，通过公式(8)和公式(3)，可以得到下列公式(9)：在实际应用中，由三角函数理论可知，对于任意存在下列公式(10)：进一步地，通过上述公式(9)和公式(10)，可以通过公式(4)确定所述两路同频弦波信号之间的相位差，具体地，公式(4)如下：综上所述，在本发明实施例中，采用FPGA芯片，对采集到的两路同频弦波信号进行处理，解决了现有顺序指令执行CPU构架模式不可避免的速度瓶颈问题，确保了测量的实时性，在1Hz-500Hz的频率范围内，采用FPGA芯片的系统测量相对误差小于1.38％，从而提高的测量精度。进一步地，用于FPGA芯片体积比较小，便于携带，从而扩大了该测量工具的应用场合。为了更清楚的介绍本发明实施例提供的一种低频弦波信号相位差测量方法，以下结合附图3，图4，图5和图6对本发明的技术方案进行详细说明。图3为本发明实施例提供的信号调理电路和数据同步采集电路，图4为本发明实施例提供的FPGA与AD芯片之间的时序控制逻辑，图5为本发明实施例提供的FPGA电路，图6为本发明实施例提供的串口电平转换电路。如图3所示，本发明实施例中前端的信号调理电路基于TI公司的运算放大器芯片OPA4132(U1)设计，此外包括了12个匹配电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11和R12，主要作用是对输入的模拟弦波信号进行等比例电平转换，使之输出的两路差分信号符合16位AD芯片ADS8364(U2)的±2.5V输入电压范围。两路差分信号经由两组匹配电阻R5、R6和R11、R12输出至U1的CHA0采样通道和CHA1采样通道。U1的采样参考电压REFin由芯片内部参考电压REFout提供；同时REFout电压经过电容C1、C2稳压滤波后输出至信号调理电路作为差分电压的参考。U1的4条控制总线CLK、EOC、RD和HOLDA负责交互传递它与FPGA之间的逻辑控制指令。4条控制总线与16条数据总线D0～D15的时序逻辑如图4所示。U1的16条数据总线D0～D15将采样量化的数据传送至FPGA的并行16位数据总线。本发明实施例中的FPGA选用Altera公司的CycloneEP2C70F672C8(芯片U3)。U3的16条数据总线与U1的16条数据总线相连，U3的串行数据输出DX_0连接至串行口驱动电路。同时，U3利用硬件描述语言在芯片内部构建5部分功能电路：时序逻辑电路、数据预处理电路、相关器、反正切变换器和串口驱动电路，如图5所示。使用硬件描述语言构建时序逻辑电路，产生时钟信号CLK、采样控制信号数据读取使能信号输送至AD芯片U1，并读取U1反馈回来的数据准备好信号EOC，如图3所示。时序逻辑电路中，设计分频器对FPGA外部50MHz晶振进行5000分频作为采样控制信号，故信号频率为10KHz，从而实现1s采集单路弦波信号10000个离散数据点。时序逻辑电路中设计计数器，对采集到的离散数据点进行计数。当计数器中数值数累加到10000时，时序逻辑电路产生一个标识信号，作为相关器中数据锁存器的使能信号，同时作为数据预处理模块的使能信号。当计数器中数值累加到10001时，时序逻辑模块产生第二个标识信号，作为相关器中乘加器的清零信号，同时作为反正切变换器的使能信号。本发明实施例中的串口驱动电路由波特率发生器、UART接收器和UART发送器构成。波特率发生器实际上就是一个分频器。可以根据给定的系统时钟频率(50MHz晶振)和要求的波特率算出波特率分频因子，算出的波特率分频因子作为分频器的分频数。计算公式为：50000000/(16*9600)＝326。UART发送器的用途是将准备输出的并行数据按照基本UART帧格式转为TXD信号串行输出。UART接收器接收RXD串行信号，并将其转化为并行数据。本返实施例中相位差测量结果选用串口RS232标准(协议)输出。RS232对逻辑电平作了如下规定：逻辑1为-3V～-15V，逻辑0为+3～+15V。而U3的I/O电平是：逻辑1或无信号为3.3V，逻辑0为0V。为了使它们进行有效信息传递，必须进行电平转换。实施例中采用MAX232ESE(U4)实现二者之间的电平转换，具体的硬件接口电路如图6所示。其中C3和C4为匹配电容，C5、C6和C7为稳压滤波电容，DX_0为U3的输出信号，DX_1是DX_0经过电平转换后的RS232标准串行输出。本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的系统。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令系统的制造品，该指令系统实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。当前第1页1 2 3